利用計(jì)算機(jī)編程實(shí)現(xiàn)加性干擾信號(hào)的維納濾波。將計(jì)算機(jī)模擬實(shí)驗(yàn)結(jié)果與理論分析結(jié)果相比較，分析影響維納濾波效果的各種因素，從而加深對(duì)維納濾波的理解。
標(biāo)簽： 計(jì)算機(jī) 編程實(shí)現(xiàn) 干擾信號(hào) 實(shí)驗(yàn)結(jié)果
上傳時(shí)間： 2014-12-07
上傳用戶：xc216
Volterra自適應(yīng)預(yù)測(cè)的 matlab 程序,用于自適應(yīng)預(yù)測(cè)測(cè)試和混沌序列的相空間重構(gòu)（轉(zhuǎn)）
標(biāo)簽： Volterra matlab 程序 測(cè)試
上傳時(shí)間： 2013-12-10
上傳用戶：gaome
C-C法重構(gòu)相空間，源自研學(xué)論壇
標(biāo)簽： C-C
上傳時(shí)間： 2015-05-19
上傳用戶：epson850
數(shù)字瑣相環(huán)DPLL的VERLOG代碼，MODELSIM下的工程，有測(cè)試文件
標(biāo)簽： VERLOG DPLL 數(shù)字 代碼
上傳時(shí)間： 2014-01-13
上傳用戶：Thuan
GSMGPRSRFORUM相關(guān)信息測(cè)試與結(jié)過(guò)
標(biāo)簽： GSMGPRSRFORUM
上傳時(shí)間： 2015-05-20
上傳用戶：jqy_china
PCB Layout Rule Rev1.70, 規(guī)範(fàn)內(nèi)容如附件所示, 其中分為: 為確保產(chǎn)品之製造性, R&D在設(shè)計(jì)階段必須遵循Layout相關(guān)規(guī)範(fàn), 以利製造單位能順利生產(chǎn), 確保產(chǎn)品良率, 降低因設(shè)計(jì)而重工之浪費(fèi).
標(biāo)簽： Layout 1.70 Rule PCB
上傳時(shí)間： 2015-05-23
上傳用戶：it男一枚
7400 2輸入端四與非門(mén) 7401 集電極開(kāi)路2輸入端四與非門(mén) 7402 2輸入端四或非門(mén) 7403 集電極開(kāi)路2輸入端四與非門(mén) 7404 六反相器 7405 集電極開(kāi)路六反相器 7406 集電極開(kāi)路六反相高壓驅(qū)動(dòng)器 7407 集電極開(kāi)路六正相高壓驅(qū)動(dòng)器 7408 2輸入端四與門(mén) 7409 集電極開(kāi)路2輸入端四與門(mén) 7410 3輸入端3與非門(mén) 74107 帶清除主從雙J-K觸發(fā)器 74109 帶預(yù)置清除正觸發(fā)雙J-K觸發(fā)器 7411 3輸入端3與門(mén) 74112 帶預(yù)置清除負(fù)觸發(fā)雙J-K觸發(fā)器 7412 開(kāi)路輸出3輸入端三與非門(mén) 74121 單穩(wěn)態(tài)多諧振蕩器 74122 可再觸發(fā)單穩(wěn)態(tài)多諧振蕩器 74123 雙可再觸發(fā)單穩(wěn)態(tài)多諧振蕩器 74125 三態(tài)輸出高有效四總線緩沖門(mén) 74126 三態(tài)輸出低有效四總線緩沖門(mén) 7413 4輸入端雙與非施密特觸發(fā)器 74132 2輸入端四與非施密特觸發(fā)器 74133 13輸入端與非門(mén) 74136 四異或門(mén) 74138 3-8線譯碼器/復(fù)工器 74139 雙2-4線譯碼器/復(fù)工器 7414 六反相施密特觸發(fā)器 74145 BCD—十進(jìn)制譯碼/驅(qū)動(dòng)器 7415 開(kāi)路輸出3輸入端三與門(mén) 74150 16選1數(shù)據(jù)選擇/多路開(kāi)關(guān) 74151 8選1數(shù)據(jù)選擇器 74153 雙4選1數(shù)據(jù)選擇器 74154 4線—16線譯碼器
標(biāo)簽： 輸入端 7400 7401 7402
上傳時(shí)間： 2014-01-10
上傳用戶：jackgao
這是一個(gè)用匯編實(shí)現(xiàn)的在文件中查找相匹配的字符串的程序
標(biāo)簽： 匯編 字符串 程序
上傳時(shí)間： 2015-05-27
上傳用戶：zhangyi99104144
交功課!!!老虎機(jī)........gogogo!!vb源碼!!自制
標(biāo)簽： gogogo vb
上傳時(shí)間： 2014-12-03
上傳用戶：Pzj
FPGA數(shù)字移相器,編程環(huán)境為QUIRTE2,編程語(yǔ)言采用硬件描述語(yǔ)言vhdl
標(biāo)簽： QUIRTE FPGA vhdl 數(shù)字移相器
上傳時(shí)間： 2013-12-19
上傳用戶：songrui
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
