專輯類-PCB及CAD相關資料專輯-174冊-3.19G 印刷電路板設計在真實世界里的EMI控制-137頁-4.0M.pdf
上傳時間： 2013-07-02
上傳用戶：cursor
專輯類-實用電子技術專輯-385冊-3.609G -電子制作實例集錦-傅勁松-175頁-27.4M.pdf
上傳時間： 2013-06-24
上傳用戶：iswlkje
專輯類-國標類相關專輯-313冊-701M GB-T4677.7-1984-印制板鍍層附著里實驗方法-膠帶法.pdf
上傳時間： 2013-07-24
上傳用戶：qin1208
該文在全面介紹和評述電力系統微機保護原理及其發展趨勢的基礎上,對電力系統中大量應用的35KV及以下電壓等級的電力變壓器的繼電保護進行了專門研究.根據這一類電力變壓器的運行特點,吸取以往各種保護方法的長處,提出了一套適合于35KV及以下電壓等級的電力變壓器保護方案.該方案進一步優化了變壓器保護的配置原則,提高了保護的可靠性:同時還在此基礎上,通過對交流電量短數據窗傅氏算法及其適用范圍的分析和仿真計算,提出了一種適用于電力變壓器諧波分量計算的算法.以所制定的保護方案為依據,提出了以80C196KC單片機為核心的微機變壓器保護裝置的具體實現方法.并對保護裝置的硬件系統設計和軟件模塊設計進行了詳細的研究.在硬件設計方面,采用了新型圖形點陣液晶顯示器(LCM)和帶有RAM并具有掉電保護功能的實時時鐘電路,采用了方便可靠的RS485串行通信接口,增強了裝置的通信功能,滿足了電力系統綜合自動化對保護裝置的要求.在軟件設計方面,采用了優化的快速算法,人機會話中采用了菜單技術,增加了完善的自診斷功能,使該裝置具有很高的準確性和可靠性,并在操作上更加簡明方便.該裝置將變壓器運行工況監測與繼電保護相結合,體現了新一代微機保護裝置的設計思想.經有關部門實驗測試,該裝置測量精確,動作快速準確,性能達到設計要求.
上傳時間： 2013-04-24
上傳用戶：zzbbqq99n
本文研究的課題主要是基于ARM平臺和GSM短消息之上的遠程電機數據采集和實時監控。應用背景是城市污水泵站的無線監測和控制系統的實現需求，該系統采用分布式控制技術和無線通訊的方式，統一調配全市污雨水的排放，汛期社會效益非常突出。但是采用專用無線通訊設備，專用性很強且價格較為昂貴，無法實現高速聯接，不易于更新換代。 對于眾多城市的雨污水泵站控制系統，本文提出的低成本的智能控制系統和GSM短消息相結合的技術非常實用。它可以有效地減輕工作人員的勞動強度，降低企業的生產成本。同時，GSM網絡所具有的強大功能，人們可以期待高度開放、使用靈活方便、功能強大的低成本智能控制系統的出現，特別是在舊有泵站的技術改造中。 在本文中主要就這一技術的幾個關鍵部分比如被控電機的數據采集和監控信息的短消息編解碼傳輸做了深入探討。對GSM短消息協議的研究和編解碼傳輸的實現是本文研究的難點和重點。GSM短消息協議是一個很復雜的通信協議，要想掌握它還必須理解GSM系統協議的相關部分，這就要求研究者必須有比較深厚的通信技術知識。
上傳時間： 2013-06-19
上傳用戶：gonuiln
斷路器是電力系統中重要的控制和保護設備，對維護電力系統的安全、穩定和可靠運行起著重要的作用。如何使斷路器高度智能化，并且更安全和可靠，是電力系統保護的發展要求，也是本論文研究的目的。 本文在深入研究了智能斷路器國內外發展狀況的基礎上，精心設計了以數字信號處理器DSP和復雜可編程邏輯器件CPLD為核心的系統硬件。DSP是智能斷路器測控單元的核心器件，它實現斷路器的各種保護、報警、顯示與控制功能。CPLD完成狀態量的監測，以及各種邏輯信號的輸出。兩種器件相互配合使得斷路器系統更加智能化。研究了斷路器測控單元的測量原理及保護算法，并進行了具體的硬件和軟件模塊的設計，旨在實現斷路器的智能保護、遠程控制和集中管理。本設計以TI公司的DSP芯片TMS320LF2407為核心。硬件設計主要包括信號調理模塊設計、信號采樣模塊設計、保護執行模塊設計、CPLD模塊設計和輸入輸出模塊設計。并且利用TMS320LF2407本身具有的CAN2.0模塊，通過CAN總線實現斷路器和上位機的通信，實現遙測、遙調、遙控、遙信等“四遙”功能。軟件采用模塊化設計，每一個模塊相對獨立，完成某個特定功能，便于維護和添加新功能，并且調試靈活方便。文中給出了主程序及各個子程序的流程圖，其中子程序有數據采集子程序、FFT計算子程序、液晶顯示子程序、短路瞬時保護子程序、過載長延時保護子程序、接地故障保護子程序和短路短延時保護子程序等。并且設計中充分考慮了斷路器工作環境的惡劣性，分析了各種干擾的來源，并針對各種干擾采取了對應的軟件和硬件的抗干擾措施。最后，為了驗證全波傅氏算法能否滿足電網數據處理精度的要求，利用MATLAB搭建仿真平臺，對其進行了仿真。結果表明全波傅氏算法能達到系統的要求。
上傳時間： 2013-04-24
上傳用戶：BK094
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中?，F在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路?？傮w而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
隨著數字電子技術的發展，數字信號處理廣泛應用于聲納、雷達、通訊語音處理和圖像處理等領域。快速傅立葉變換(Fast Fourier Transform，FFT)在數字信號處理系統中起著很重要的作用，FFT 有效地提高了離散傅立葉變換(Discret Fourier Transform，DFT)的運算效率。 處理器一般要求具有高速度、高精度、大容量和實時處理的性能，而現場可編程門陣列(Field Programmable Gate Array，FPGA)是近年來迅速發展起來的新型可編程器件，在處理大規模數據方面，有極大的優勢。論文采用了在FPGA中實現FFT算法的方案。 數字信號處理板的硬件電路設計是本論文的重要部分之一。在介紹了FFT以及波束形成的基本原理和基本方法的基礎上，根據實時處理的要求，給出了數字信號處理板的硬件設計方案并對硬件電路的實現進行了分析和說明。 依據數字系統的設計方法，分別采用基二按時間抽取FFT算法、基四按時間抽取FFT算法以及FFT兆核函數三種方法利用硬件描述語言(VHSICHardware Description Language，VHDL)實現了1024點的FFT，接著對三種方法進行了評估，得出了FPGA完全能滿足處理器的實時處理的要求的結論。然后根據通用串行總線(Universial Serial Bus，USB)協議，利用VHDL語言編寫了USB接口芯片ISP1581的固件程序，實現了設備的枚舉過程。
上傳時間： 2013-06-27
上傳用戶：a937518043
隨著數字電子技術的發展，數字信號處理的理論和技術廣泛的應用于通訊、語音處理、計算機和多媒體等領域?？焖俑盗⑷~變換(FFT)使離散傅立葉變換的運算時間縮短了幾個數量級，在數字信號處理領域被廣泛應用。FFT已經成為現代信號處理的重要手段之一。 現場可編程門陣列(FPGA)是近年來迅速發展起來的新型可編程器件。隨著它的不斷應用和發展，也使電子設計的規模和集成度不斷提高。同時基于FPGA實現FFT的設計方法和思想被提出。本次設計的目的是快速傅立葉變換(FFT)的FPGA實現。 此文在分析了快速傅立葉算法的基礎上，提出了一種頻率抽取基4 FFT的FPGA設計方案，針對現有FFT的FPGA實現過程中蝶形運算需要頻繁乘以多個旋轉因子提出了改進方法，減少了旋轉因子的乘法次數和存儲空間，加快了蝶形運算的速度，設計的地址映射方法，無需運算即可得到所需數據的存放地址，并結合采用乒乓結構和流水線方式，來提高快速傅立葉變換(FFT)FPGA實現的速度。描述了一片FPGA芯片內完成了整個FFT處理器的電路設計，經過模塊時序仿真和數據的驗證及測試，達到工作在50MHz時鐘頻率的設計要求。最后對后續設計做了描述，并對用FPGA實現FFT做了展望。
上傳時間： 2013-04-24
上傳用戶：康郎
快速傅立葉變換(FFT)是數字信號處理中的重要內容之一，是很多信號處理過程中的核心算法。本文先總結了快速傅立葉變換的一些常用算法，并綜合種種因素，采用了基2按頻率抽取算法作為實現算法，然后將以現場可編程門陣列(FPGA)和以DSP處理器這兩種實現數字信號處理的方式進行了比較，指出了各自的優點和不足之處。最后以FPGA芯片XCS200為硬件平臺，以ISE6為軟件平臺，利用VHDL語言描述的方式實現了512點16Bit復數的快速傅立葉變換系統，并進行了仿真、綜合等工作。仿真結果表明其計算結果達到了一定的精度，運行速度可以滿足一般實時信號處理的要求。
上傳時間： 2013-06-08
上傳用戶：cylnpy
