圖像是人類智能活動(dòng)重要的信息來源之一，是人類相互交流和認(rèn)識(shí)世界的主要媒體。隨著信息高速公路、數(shù)字地球概念的提出，人們對(duì)圖像處理技術(shù)的需求與日劇增，同時(shí)VLSI技術(shù)的發(fā)展給圖像處理技術(shù)的應(yīng)用提供了廣闊的平臺(tái)。圖像處理技術(shù)是圖像識(shí)別和分析的基礎(chǔ)，所以圖像處理技術(shù)對(duì)整個(gè)圖像工程來說就非常重要，對(duì)圖像處理技術(shù)的實(shí)現(xiàn)的研究也就具有重要的理論意義與實(shí)用價(jià)值，包括對(duì)傳統(tǒng)算法的改進(jìn)和硬件實(shí)現(xiàn)的研究。仿生算法的興起為圖像處理問題的解決提供了一條十分有效的新途徑；FPGA技術(shù)的發(fā)展為圖像處理的硬件實(shí)現(xiàn)提供了有效的平臺(tái)。 @@ 本文在詳細(xì)介紹鄰域圖像處理算法及其數(shù)據(jù)結(jié)構(gòu)、遺傳算法和蟻群算法基本原理的基礎(chǔ)上，將其應(yīng)用于圖像增強(qiáng)和圖像分割的圖像處理問題之中，并將其用FPGA技術(shù)實(shí)現(xiàn)。論文中采用遺傳算法自適應(yīng)的確定非線性變換函數(shù)的參數(shù)對(duì)圖像進(jìn)行增強(qiáng)，在采用FPGA來實(shí)現(xiàn)的過程中先對(duì)系統(tǒng)進(jìn)行模塊劃分，主要分為初始化模塊、選擇模塊、適應(yīng)度模塊、控制模塊等，然后利用VHDL語言描述各個(gè)功能模塊，為了提高設(shè)計(jì)效率，利用IP核進(jìn)行存儲(chǔ)器設(shè)計(jì)，利用DSP Builder進(jìn)行數(shù)學(xué)運(yùn)算處理。時(shí)序控制是整個(gè)系統(tǒng)設(shè)計(jì)的核心，為盡量避免毛刺現(xiàn)象，各模塊的時(shí)序控制都是采用單進(jìn)程的Moore狀態(tài)機(jī)實(shí)現(xiàn)的。在圖像分割環(huán)節(jié)中，圖像分割問題轉(zhuǎn)換為求圖像的最大熵問題，采用蟻群算法對(duì)改進(jìn)的最大熵確定的適應(yīng)度函數(shù)進(jìn)行優(yōu)化，并對(duì)基于FPGA和蟻群算法實(shí)現(xiàn)圖像分割的各個(gè)模塊設(shè)計(jì)進(jìn)行了詳細(xì)介紹。 @@ 對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析表明遺傳算法和蟻群算法在數(shù)字圖像處理中的使用明顯改善了處理的效果，在利用FPGA實(shí)現(xiàn)遺傳算法和蟻群算法的整個(gè)設(shè)計(jì)過程中由于充分發(fā)揮了FPGA的并行計(jì)算能力及流水線技術(shù)的應(yīng)用，大大提高算法的運(yùn)行速度。 @@關(guān)鍵詞：圖像處理；遺傳算法；蟻群算法；FPGA
標(biāo)簽： FPGA 數(shù)字圖像處理
上傳時(shí)間： 2013-06-03
上傳用戶：小火車?yán)怖怖?/p>
隨著中國二代導(dǎo)航系統(tǒng)的建設(shè)，衛(wèi)星導(dǎo)航的應(yīng)用將普及到各個(gè)行業(yè)，具有自主知識(shí)產(chǎn)權(quán)的衛(wèi)星導(dǎo)航接收機(jī)的研究與設(shè)計(jì)是該領(lǐng)域的一個(gè)研究熱點(diǎn)。在接收機(jī)的設(shè)計(jì)中，對(duì)于成熟技術(shù)將利用ASIC芯片進(jìn)行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對(duì)于正在研究的接收機(jī)技術(shù)，特別是在需要利用接收機(jī)平臺(tái)進(jìn)行提高接收機(jī)性能研究時(shí)，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進(jìn)行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路，著重進(jìn)行了其中一個(gè)捕獲通道的設(shè)計(jì)和實(shí)現(xiàn)。 GPS信號(hào)捕獲時(shí)間是影響GPS接收機(jī)性能的一個(gè)關(guān)鍵因素，尤其是在高動(dòng)態(tài)和實(shí)時(shí)性要求高的應(yīng)用中或者對(duì)弱GPS信號(hào)的捕獲方面。因此，本文在滑動(dòng)相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對(duì)系統(tǒng)進(jìn)行總體功能劃分和結(jié)構(gòu)設(shè)計(jì)，并采用自底向上的方法對(duì)系統(tǒng)進(jìn)行功能實(shí)現(xiàn)和驗(yàn)證。 本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺(tái)，以ISE9.2i為軟件開發(fā)平臺(tái)，采用Verilog HDL編程實(shí)現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計(jì)制作了GPS中頻信號(hào)產(chǎn)生平臺(tái)。該平臺(tái)可實(shí)時(shí)地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號(hào)。 本課題主要是基于采樣率變換和FFT實(shí)現(xiàn)對(duì)GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號(hào)的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點(diǎn)FFT IP核對(duì)C/A碼進(jìn)行粗捕，給出GPS信號(hào)的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。 同時(shí)，由于FFT算法是以資源換取時(shí)間的方法來提高GPS捕獲速度的，所以在設(shè)計(jì)時(shí)，合理地采用FPGA設(shè)計(jì)思想與技巧優(yōu)化系統(tǒng)。基于實(shí)用性的要求，詳細(xì)的給出了基于FFT的GPS并行捕獲各個(gè)模塊的實(shí)現(xiàn)原理、實(shí)現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達(dá)到降低系統(tǒng)硬件資源，能夠快速、高效地實(shí)現(xiàn)對(duì)GPS C/A碼捕獲的要求。 本研究是導(dǎo)航研究所承擔(dān)的國家863課題“利用多徑信號(hào)提高GNSS接收機(jī)性能的新技術(shù)研究”中關(guān)于接收機(jī)信號(hào)捕獲算法的一部分，對(duì)接收機(jī)的設(shè)計(jì)具有一定的參考價(jià)值。
上傳時(shí)間： 2013-07-22
上傳用戶：user08x
通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會(huì)對(duì)具備實(shí)際動(dòng)手能力人才的需求也不斷增加，高校通信教學(xué)改革勢在必行。在最初的通信原理實(shí)驗(yàn)設(shè)備中每個(gè)實(shí)驗(yàn)獨(dú)立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實(shí)驗(yàn)設(shè)備廠商將CPLD/FPGA技術(shù)作為獨(dú)立的一項(xiàng)實(shí)驗(yàn)內(nèi)容，加入到通信原理實(shí)驗(yàn)設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢，適合高集成度和高速的時(shí)序運(yùn)算。本文總結(jié)現(xiàn)有通信原理實(shí)驗(yàn)設(shè)備的優(yōu)缺點(diǎn)，采用FPGA技術(shù)設(shè)計(jì)出集驗(yàn)證性和設(shè)計(jì)性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實(shí)驗(yàn)系統(tǒng)。 本系統(tǒng)提供了一個(gè)開放性的硬件、軟件平臺(tái)，從培養(yǎng)學(xué)生實(shí)際動(dòng)手能力出發(fā)，利用FPGA在通用的硬件上實(shí)現(xiàn)所有實(shí)驗(yàn)內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實(shí)驗(yàn)內(nèi)容，還可以實(shí)現(xiàn)電子設(shè)計(jì)開發(fā)和驗(yàn)證。這對(duì)培養(yǎng)學(xué)生的實(shí)踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實(shí)驗(yàn)系統(tǒng)劃分為信號(hào)源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號(hào)源采用DDS技術(shù)，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器，形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù)，具備良好的載波跟蹤特性，利用對(duì)載波相位不敏感 的Gardner算法跟蹤位同步信號(hào)。 本文首先介紹了通信原理實(shí)驗(yàn)系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個(gè)章節(jié)中提煉出各模塊的實(shí)驗(yàn)內(nèi)容，分別列出各實(shí)驗(yàn)的數(shù)字化實(shí)現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設(shè)計(jì)方案；最后，給出各模塊在FPGA上具體實(shí)現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實(shí)際運(yùn)行結(jié)果表明設(shè)計(jì)方法正確，且功能和技術(shù)指標(biāo)滿足設(shè)計(jì)要求。 關(guān)鍵詞：通信原理，實(shí)驗(yàn)系統(tǒng)，F(xiàn)PGA，DDS，多體制調(diào)制解調(diào)，全數(shù)字COSTAS環(huán)，位同步
標(biāo)簽： FPGA 通信原理 實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：evil
矩陣運(yùn)算是描述許多工程問題中不可缺少的數(shù)學(xué)關(guān)系，矩陣運(yùn)算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點(diǎn)，并且隨著動(dòng)態(tài)可配置技術(shù)的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是具有很大的現(xiàn)實(shí)意義，能夠?yàn)楦咚龠\(yùn)算應(yīng)用提供技術(shù)支持。 為了提高研究成果的實(shí)用性與商用性，本文主要針對(duì)某種體積小、運(yùn)算速度和性能要求很高的特殊場合設(shè)計(jì)并實(shí)現(xiàn)基于FPGA的矩陣運(yùn)算功能。通過系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設(shè)計(jì)原理、DSP接口、IEEE-754標(biāo)準(zhǔn)，深入學(xué)習(xí)浮點(diǎn)數(shù)及矩陣的基礎(chǔ)運(yùn)算以及硬件編程語言等內(nèi)容，根據(jù)矩陣運(yùn)算的特點(diǎn)和原理，討論了硬件設(shè)計(jì)方面重點(diǎn)對(duì)具體核心器件結(jié)構(gòu)、特點(diǎn)以及有關(guān)FPGA的設(shè)計(jì)流程和控制器Verilog HDL硬件編程語言代碼方面內(nèi)容，確定了基于FPGA浮點(diǎn)運(yùn)算及矩陣運(yùn)算單元的Verilog HDL設(shè)計(jì)方法，在Quartus II平臺(tái)上對(duì)其仿真、記錄運(yùn)算結(jié)果，并對(duì)采集到的數(shù)據(jù)結(jié)果進(jìn)行了深入分析與總結(jié)。 本設(shè)計(jì)通過幾種矩陣算法利用FPGA和MATLAB分別進(jìn)行了實(shí)現(xiàn)測試，驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，證明了本設(shè)計(jì)中矩陣運(yùn)算速率的實(shí)用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個(gè)領(lǐng)域應(yīng)用打下良好基礎(chǔ)。
上傳時(shí)間： 2013-07-07
上傳用戶：xuanjie
互聯(lián)網(wǎng)、移動(dòng)通信、星基導(dǎo)航是21世紀(jì)信息社會(huì)的三大支柱產(chǎn)業(yè)，而GPS系統(tǒng)的技術(shù)水平和發(fā)展歷程代表著全世界衛(wèi)星導(dǎo)航系統(tǒng)的發(fā)展?fàn)顩r。目前，我國已經(jīng)成為GPS的使用大國，衛(wèi)星導(dǎo)航產(chǎn)業(yè)鏈也已基本形成。然而，我們對(duì)GPS核心技術(shù)(即如何捕獲衛(wèi)星信號(hào)并保持對(duì)信號(hào)的跟蹤)的研究還不夠深入，我國GPS產(chǎn)品的核心部分多數(shù)還是靠進(jìn)口。因此，對(duì)GPS核心技術(shù)的研究是非常緊迫的。 本文首先介紹了GPS的定位原理，之后闡述了GPS接收機(jī)的基本原理一直接擴(kuò)頻通信和GPS信號(hào)的結(jié)構(gòu)與特性。從這些方面出發(fā)研究接收機(jī)基帶處理器的捕獲與跟蹤設(shè)計(jì)方案。 設(shè)計(jì)過程中，先詳細(xì)分析了滑動(dòng)相關(guān)的捕獲算法和基于FFT的快速捕獲算法，并利用matlab進(jìn)行了驗(yàn)證。由于前者靈活性好且可捕獲到高精度的碼相位和載波頻率，適合于本文的硬件接收機(jī)，所以本文確定了滑動(dòng)相關(guān)的捕獲方案。 接著分析了跟蹤環(huán)路的特點(diǎn)，跟蹤模塊采用碼跟蹤環(huán)和載波跟蹤環(huán)耦合的方法實(shí)現(xiàn)。由于GPS系統(tǒng)通常工作在非常低的信噪比環(huán)境中，而非相干環(huán)在低信噪比下環(huán)路跟蹤性能較好，所以碼跟蹤環(huán)采用非相干(DDLL)環(huán)實(shí)現(xiàn)。這種跟蹤環(huán)路采用的鑒相器是能量鑒相器，對(duì)數(shù)據(jù)的調(diào)制和載波相位都不敏感，鑒相器不會(huì)產(chǎn)生不確定量。由于輸入信號(hào)存在180°相位翻轉(zhuǎn)，而COSTAS鎖相環(huán)允許數(shù)據(jù)調(diào)制，對(duì)I支路和Q支路信號(hào)的180°相位翻轉(zhuǎn)不敏感，所以載波跟蹤環(huán)采用COSTAS鎖相環(huán)實(shí)現(xiàn)。上述算法在matlab環(huán)境下得到了驗(yàn)證。 基帶處理器電路的主要模塊在Quartus II8.0開發(fā)平臺(tái)上利用VHDL硬件描述語言實(shí)現(xiàn)。然后利用EDA仿真工具M(jìn)odelSim-Altera6.1g進(jìn)行了邏輯仿真。本設(shè)計(jì)滿足系統(tǒng)功能和性能的要求，可以直接用于實(shí)時(shí)GPS接收機(jī)系統(tǒng)的設(shè)計(jì)中，為自主設(shè)計(jì)GPS接收機(jī)奠定了基礎(chǔ)。 最后，由于在弱電磁環(huán)境下，捕獲失鎖后32PPS信號(hào)會(huì)丟失。所以設(shè)計(jì)了一個(gè)能授時(shí)和守時(shí)的算法去得到與GPS時(shí)同步的精確授時(shí)秒信號(hào)。并且實(shí)現(xiàn)了這個(gè)算法。
上傳時(shí)間： 2013-04-24
上傳用戶：zuozuo1215
PID算法自從問世以來，一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展，PID算法也得到了長足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法，針對(duì)特定的控制領(lǐng)域，出現(xiàn)了一些新的控制算法，模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。 同時(shí)隨著微電子技術(shù)的發(fā)展，現(xiàn)場可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟，為集成控制芯片開拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實(shí)現(xiàn)提供了可能性，同時(shí)節(jié)省了外圍的電路，使算法模塊的集成度大大提高。 本文針對(duì)當(dāng)前國內(nèi)外在算法研究方面的熱點(diǎn)問題，對(duì)模糊PID算法進(jìn)行了深入的分析和研究。通過對(duì)汽輪機(jī)調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析，對(duì)其進(jìn)行了數(shù)學(xué)建模。采用某汽輪機(jī)的實(shí)際設(shè)計(jì)運(yùn)行參數(shù)，利用Matlab仿真軟件，對(duì)該汽輪機(jī)的數(shù)學(xué)模型進(jìn)行了甩負(fù)荷動(dòng)態(tài)特性仿真。仿真結(jié)果表明，模糊PID可以更好地解決汽輪發(fā)電機(jī)組在甩負(fù)荷過程中由于機(jī)組轉(zhuǎn)子飛升量太大而導(dǎo)致危急保安裝置動(dòng)作，使得汽輪發(fā)電機(jī)組意外停機(jī)的問題，能夠保證汽輪發(fā)電機(jī)組在意外甩負(fù)荷時(shí)機(jī)組正常的機(jī)械運(yùn)轉(zhuǎn)。根據(jù)模糊控制理論的特點(diǎn)及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀，提出了在FPGA上實(shí)現(xiàn)模糊PID算法的具體實(shí)現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上，選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標(biāo)芯片，利用分層模塊化設(shè)計(jì)思想，在Altera公司提供的QuartusⅡ開發(fā)環(huán)境中，利用原理圖設(shè)計(jì)輸入和VHDL設(shè)計(jì)輸入相結(jié)合的方式實(shí)現(xiàn)了模糊PID控制算法，同時(shí)分別對(duì)實(shí)現(xiàn)的各個(gè)功能模塊和整個(gè)算法模塊進(jìn)行了功能時(shí)序仿真。根據(jù)仿真結(jié)果分析，該設(shè)計(jì)實(shí)現(xiàn)了的模糊PID控制功能。 該控制算法模塊的FPGA實(shí)現(xiàn)很好的避免了因CPU或者其它問題導(dǎo)致算法程序跑飛、程序死循環(huán)、復(fù)位不可靠等問題，提高了控制的可靠性。同時(shí)加強(qiáng)了模塊的通用性，減少了系統(tǒng)硬件開發(fā)周期，節(jié)省了外圍設(shè)備的電路，降低了設(shè)計(jì)開發(fā)成本。
上傳時(shí)間： 2013-07-21
上傳用戶：thinode
在圖像處理、數(shù)據(jù)傳輸、雷達(dá)接收等現(xiàn)代信號(hào)處理領(lǐng)域，對(duì)信號(hào)處理的穩(wěn)定性、實(shí)時(shí)性和靈活性都有很高的要求。FIR數(shù)字濾波器因其線性相位特性滿足了現(xiàn)代信號(hào)處理領(lǐng)域?qū)V波器的高性能要求，成為應(yīng)用最廣泛的數(shù)字濾波器之一。高密度的FPGA兼顧實(shí)時(shí)性和靈活性，為FIR數(shù)字濾波器的實(shí)現(xiàn)提供了強(qiáng)大的硬件支持。 現(xiàn)今FIR數(shù)字濾波器的FPGA實(shí)現(xiàn)方法中最常用的是基于DA的實(shí)現(xiàn)方法和基于CSD編碼的實(shí)現(xiàn)方法，本文對(duì)這兩種實(shí)現(xiàn)方法進(jìn)行了深入的探討，并進(jìn)行了一定的改進(jìn)。本論文所做的主要工作和創(chuàng)新如下： 1、對(duì)FIR數(shù)字濾波器的硬件實(shí)現(xiàn)方法進(jìn)行了理論研究，其中著重對(duì)并行FIR數(shù)字濾波器的實(shí)現(xiàn)方法進(jìn)行了深入探討并提出了一個(gè)改進(jìn)的實(shí)現(xiàn)方法：基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法。這個(gè)實(shí)現(xiàn)方法在一定情況下比單純的基于CSD編碼的實(shí)現(xiàn)方法和基于DA的實(shí)現(xiàn)方法都要節(jié)約芯片面積。 2、經(jīng)過電路建模和數(shù)學(xué)推導(dǎo)提出了“CSD-DA擇優(yōu)比較法”。該比較法可以從基于CSD編碼的實(shí)現(xiàn)方法、基于DA的實(shí)現(xiàn)方法以及基于CSD-DA的改進(jìn)實(shí)現(xiàn)方法中較精確的選擇出最佳實(shí)現(xiàn)方法。 3、用Cyclone EPEC6Q240C8芯片和音頻編解碼芯片TLV320AIC23B實(shí)現(xiàn)了一個(gè)可以濾除音頻信號(hào)中高頻噪聲的音頻FIR數(shù)字低通濾波器。
標(biāo)簽： FPGA FIR 數(shù)字濾波器
上傳時(shí)間： 2013-06-07
上傳用戶：zhangyi99104144
GSM是全球使用最為廣泛的一種無線通信標(biāo)準(zhǔn)，不僅在民用領(lǐng)域，也在鐵路GSM-R等專用領(lǐng)域發(fā)揮著極為重要的作用。由于無線信道具有瑞利衰落和延時(shí)效應(yīng)，在通信系統(tǒng)的收發(fā)兩端也存在不完全匹配等未知因素，因此接收的信號(hào)疊加有各種誤差因素的影響。GSM接收機(jī)的實(shí)現(xiàn)離不開系統(tǒng)的同步，為了得到更好的同步質(zhì)量，就必須對(duì)GSM基帶同步技術(shù)進(jìn)行研究，選擇一種最合適的同步算法。GSM的同步既有時(shí)間同步，也有頻率同步。 @@ 軟件無線電是當(dāng)前通信領(lǐng)域引入注目的熱點(diǎn)之一。長期以來，GSM的接收和解調(diào)都是由專用的ASIC芯片來完成的，通過軟件來實(shí)現(xiàn)GSM接收機(jī)的基帶算法，體現(xiàn)了軟件無線電技術(shù)的思想，選擇用它們來實(shí)現(xiàn)的GSM接收機(jī)具有靈活、可靠、擴(kuò)展性好的優(yōu)點(diǎn)。 @@ 論文主要討論GSM接收機(jī)同步算法與基于FPGA和DSP的GSM接收機(jī)設(shè)計(jì)， @@ 主要內(nèi)容包括： @@ 通過相關(guān)理論知識(shí)的學(xué)習(xí)，設(shè)計(jì)驗(yàn)證了GSM基帶同步算法。對(duì)FB時(shí)間同步，討論了包絡(luò)檢測和FFT變換兩種不同的方法；對(duì)SB時(shí)間同步，介紹實(shí)相關(guān)和復(fù)相關(guān)兩種方法；對(duì)頻率同步，給出了一種對(duì)FB運(yùn)用相關(guān)運(yùn)算來精確估計(jì)頻率誤差的算法。 @@ 設(shè)計(jì)了使用GSM射頻收發(fā)芯片RDA6210并通過實(shí)驗(yàn)室的ALTERA EP3C25FPGA開發(fā)板進(jìn)行控制的GSM射頻端的解決方案，論文對(duì)RDA6210的性能和控制方式進(jìn)行了詳細(xì)的介紹，設(shè)計(jì)了芯片的控制模塊，得到了下變頻后的GSM基帶信號(hào)。 @@ 設(shè)計(jì)了基于RF前端+FPGA的GSM接收機(jī)方案。利用ALTERA EP2S180開發(fā)平臺(tái)來完成基帶數(shù)據(jù)的處理。針對(duì)ALTERA EP2S180開發(fā)平臺(tái)模數(shù)轉(zhuǎn)換器AD9433的特點(diǎn)使用THS4501設(shè)計(jì)了單獨(dú)的差分運(yùn)算放大器模塊；設(shè)計(jì)了平臺(tái)的數(shù)據(jù)存儲(chǔ)方案并將該平臺(tái)得到的基帶采樣數(shù)據(jù)用于同步算法的仿真。 @@ 設(shè)計(jì)了基于RF前端+DSP的GSM接收機(jī)方案。利用模數(shù)轉(zhuǎn)換器AD9243、FPGA芯片和TMS320C6416TDSP芯片來完成基帶數(shù)據(jù)的處理。設(shè)計(jì)了McBSP+EDMA傳輸?shù)臄?shù)據(jù)存儲(chǔ)方案。 @@ 給出了接收機(jī)硬件測試的結(jié)果，從多方面驗(yàn)證了所設(shè)計(jì)硬件平臺(tái)的可靠性。 @@關(guān)鍵詞：GSM接收機(jī)；同步；RF； FPGA；DSP；
上傳時(shí)間： 2013-07-01
上傳用戶：sh19831212
全球定位系統(tǒng)(Global Positioning System—GPS)是新一代衛(wèi)星導(dǎo)航定位系統(tǒng)，具有全球、全天候、連續(xù)、高精度導(dǎo)航與定位功能，能夠?yàn)閺V大用戶提供精確的三維坐標(biāo)、速度和時(shí)間信息。因此，GPS系統(tǒng)被廣泛地應(yīng)用于生活中的各個(gè)領(lǐng)域。GPS系統(tǒng)用戶主要是各種型號(hào)的接收機(jī)，而捕獲跟蹤技術(shù)是接收機(jī)的關(guān)鍵技術(shù)，同時(shí)也是一個(gè)技術(shù)難點(diǎn)。在GPS接收機(jī)中，導(dǎo)航電文是用戶定位和導(dǎo)航的數(shù)據(jù)基礎(chǔ)，為了得到導(dǎo)航電文必須要對(duì)GPS信號(hào)進(jìn)行捕獲跟蹤。本文詳細(xì)研究了GPS信號(hào)捕獲跟蹤技術(shù)，并進(jìn)行了FPGA設(shè)計(jì)。 @@ 本文首先概述了GPS系統(tǒng)信號(hào)結(jié)構(gòu)和GPS接收機(jī)工作原理，對(duì)GPS信號(hào)調(diào)制機(jī)理進(jìn)行詳細(xì)地闡述，重點(diǎn)分析了C/A碼生成原理和特性。 @@ 其次敘述了GPS信號(hào)捕獲的基礎(chǔ)理論，重點(diǎn)研究時(shí)域滑動(dòng)相關(guān)捕獲方法，深入分析其算法和性能。用MATLAB中Simulink軟件包搭建了可自由修改參數(shù)的GPS中頻發(fā)生器，并在此平臺(tái)上，對(duì)GPS信號(hào)時(shí)域滑動(dòng)相關(guān)捕獲算法進(jìn)行仿真與分析。 @@ 接著重點(diǎn)研究了GPS信號(hào)跟蹤技術(shù)，系統(tǒng)分析碼跟蹤環(huán)路和載波跟蹤環(huán)路結(jié)構(gòu)框圖以及算法。在碼跟蹤環(huán)路方面，選用并分析了能分離載波的非相干超前滯后碼鎖定環(huán)的工作機(jī)理。在載波跟蹤環(huán)路中選用對(duì)導(dǎo)航電文數(shù)據(jù)相位翻轉(zhuǎn)不敏感的科斯塔斯環(huán)，并用數(shù)學(xué)模型分析GPS信號(hào)的解調(diào)過程。之后對(duì)整個(gè)跟蹤環(huán)路進(jìn)行MATLAB仿真，結(jié)果表明環(huán)路參數(shù)設(shè)計(jì)滿足要求，并能成功解調(diào)出GPS導(dǎo)航電文。 @@ 最后本文在QuartusII環(huán)境下完成對(duì)GPS信號(hào)捕獲跟蹤系統(tǒng)的FPGA設(shè)計(jì)。根據(jù)對(duì)相關(guān)器硬件結(jié)構(gòu)框架，對(duì)算法中各個(gè)模塊的實(shí)現(xiàn)進(jìn)行詳細(xì)的說明，包括頂層設(shè)計(jì)到CA碼、NCO等重要模塊設(shè)計(jì)，并給出了仿真結(jié)果。 @@關(guān)鍵詞：GPS接收機(jī)；捕獲；跟蹤；MATLAB仿真：FPGA
上傳時(shí)間： 2013-06-16
上傳用戶：jacking
隨著航天技術(shù)的發(fā)展，載人飛船、空間站等復(fù)雜航天器對(duì)空-地或空-空之間數(shù)據(jù)傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數(shù)據(jù)傳輸?shù)目煽啃裕ＷC接收端分路系統(tǒng)能和發(fā)送端一致，必須要經(jīng)過幀同步。對(duì)衛(wèi)星基帶信號(hào)處理來說，幀同步是處理的第一步也是關(guān)鍵的一步。只有正確幀同步才能獲取正確的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)處理。因此，幀同步的效率，將直接影響到整個(gè)衛(wèi)星基帶信號(hào)處理的結(jié)果。 @@ 本設(shè)計(jì)在研究CCSDS標(biāo)準(zhǔn)及幀同步算法的基礎(chǔ)上，利用硬件描述語言及ISE9．2i開發(fā)平臺(tái)在基于FPGA的硬件平臺(tái)上設(shè)計(jì)并實(shí)現(xiàn)了單路數(shù)據(jù)輸入及兩路合路數(shù)據(jù)輸入的幀同步算法，并解決了其中可能存在的幀滑動(dòng)及模糊度問題。在此基礎(chǔ)之上，針對(duì)兩路合路輸入時(shí)可能存在的兩路輸入不同步或幀滑動(dòng)在兩路中分布不均勻問題，設(shè)計(jì)實(shí)現(xiàn)了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對(duì)上述算法進(jìn)行了前仿真和后仿真，仿真結(jié)果表明上述算法符合設(shè)計(jì)要求。 @@ 本論文首先介紹了課題研究的背景及國內(nèi)外研究現(xiàn)狀，其次介紹了與本課題相關(guān)的基礎(chǔ)理論及系統(tǒng)的軟硬件結(jié)構(gòu)。然后對(duì)單路數(shù)據(jù)輸入幀同步、兩路數(shù)據(jù)合路輸入幀同步和兩路并行幀同步算法的具體設(shè)計(jì)及實(shí)現(xiàn)過程進(jìn)行了詳細(xì)說明，并給出了后仿真結(jié)果及結(jié)果分析。最后，對(duì)論文工作進(jìn)行了總結(jié)和展望，分析了其中存在的問題及需要改進(jìn)的地方。 @@關(guān)鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動(dòng)
標(biāo)簽： CCSDS FPGA 標(biāo)準(zhǔn)
上傳時(shí)間： 2013-06-11
上傳用戶：liglechongchong
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
