基于Verilog-HDL的硬件電路的實現 9.6 脈沖高電平和低電平持續時間的測量與顯示 9.6.1 脈沖高電平和低電平持續時間測量的工作原理 9.6.2 高低電平持續時間測量模塊的設計與實現 9.6.3 改進型高低電平持續時間測量模塊的設計與實現 9.6.4 begin聲明語句的使用方法 9.6.5 initial語句和always語句的使用方法 9.6.6 時標信號發生模塊的設計與實現 9.6.7 脈沖高低電平持續時間測量的Verilog-HDL描述 9.6.8 脈沖高低電平持續時間測量的硬件實現
標簽： Verilog-HDL 低電平 9.6 時間測量
上傳時間： 2013-11-30
上傳用戶：chenlong
基于Verilog-HDL的硬件電路的實現 9.7 步進電機的控制 9.7.1 步進電機驅動的邏輯符號 9.7.2 步進電機驅動的時序圖 9.7.3 步進電機驅動的邏輯框圖 9.7.4 計數模塊的設計與實現 9.7.5 譯碼模塊的設計與實現 9.7.6 步進電機驅動的Verilog-HDL描述 9.7.7 編譯指令-"宏替換`define"的使用方法 9.7.8 編譯指令-"時間尺度`timescale"的使用方法 9.7.9 系統任務-"$finish"的使用方法 9.7.10 步進電機驅動的硬件實現
標簽： Verilog-HDL 步進電機驅動 9.7 硬件電路
上傳時間： 2014-01-23
上傳用戶：拔絲土豆
基于Verilog-HDL的硬件電路的實現 9.8 基于256點陣的漢字顯示 9.8.1 單個靜止漢字顯示的設計原理及其仿真實現 9.8.2 單個靜止漢字顯示的硬件實現 9.8.3 多個靜止漢字顯示的設計原理及其硬件實現 9.8.4 單個運動漢字顯示的設計原理及其硬件實現 9.8.5 多個運動漢字顯示的設計原理及其硬件實現
標簽： Verilog-HDL 漢字顯示 9.8 256
上傳時間： 2013-12-31
上傳用戶：l254587896
利用LMS算法仿真了各種線性預測濾波器,并證明的該算法效率很高,能節省硬件資源.
標簽： LMS 算法 仿真 濾波器
上傳時間： 2013-12-21
上傳用戶：ve3344
利用最陡下降法仿真實現了自適應濾波均衡器,該方法用硬件能方便實現.
標簽： 仿真實現 自適應濾波 均衡器 硬件
上傳時間： 2015-09-16
上傳用戶：dave520l
本文分別以GPI0口直接連接、串并轉換連接、CPLD分部連接三種方法闡述了無外部總線的Philips ARM微控制器LPC2l0X與點陣圖形液晶顯示器的接口設計,并給出了硬件電路框圖和主要程序。
標簽： Philips LPC2l0X GPI0 CPLD
上傳時間： 2014-01-22
上傳用戶：爺的氣質
硬件平臺為Xilinx Spartan3e，編譯軟件為ISE8.1，實現了九針com口通信，鍵盤輸入回顯，switch控制LED功能。
標簽： Spartan3e Xilinx 硬件平臺
上傳時間： 2014-01-15
上傳用戶：ANRAN
數字萬年歷”的軟件和硬件設計 軟件環境：KEIL C集成環境，編程語言為C語言 硬件環境：PROTEL 99，所用硬件主要為AT89S52，液晶，按鍵等
標簽： KEIL 數字萬年歷 軟件 硬件設計
上傳時間： 2015-09-20
上傳用戶：duoshen1989
JPEG靜止圖像壓縮解壓縮標準的硬件實現及其改進算法的研究 這是本人做圖像壓縮時收藏的一個比較經典的碩士論文，希望對大家有參考價值
標簽： JPEG 圖像壓縮 解壓 標準
上傳用戶：Ants
2410-S開發平臺硬件說明，2410-S硬件說明書
標簽： 2410 開發平臺 硬件
上傳時間： 2013-12-10
上傳用戶：mikesering
蟲蟲下載站版權所有 京ICP備2021023401號-1
