隨著計算機與信息技術(shù)的發(fā)展，生物特征識別技術(shù)受到了廣泛的關(guān)注。指紋識別是生物特征識別中的一項重要內(nèi)容，一直以來是國內(nèi)外的研究熱點。 嵌入式自動指紋識別是指指紋識別技術(shù)在嵌入式系統(tǒng)上的應(yīng)用。傳統(tǒng)的嵌入式自動指紋識別系統(tǒng)多采用單片DSP或MIPS處理器來完成算法，由于DSP或MIPS處理器只能根據(jù)程序順序執(zhí)行，在指紋匹配過程中只能和整個庫中的指紋進行一一匹配，因此這類系統(tǒng)在處理較大指紋庫時下匹配時間相當長。為了克服這個缺點，本文構(gòu)建了浮點DSP和FPGA協(xié)同處理構(gòu)架的硬件平臺，充分利用DSP在計算上的精確度和FPGA并行處理的特點，由DSP和FPGA共同處理匹配算法。 本文的主要工作如下： 1．設(shè)計了一個硬件系統(tǒng)，包括DSP處理器、FPGA、指紋傳感器、人機交互接口和USB1.1接口。同時，還設(shè)計了各硬件模塊的驅(qū)動程序，為應(yīng)用程序提供控制接口。由于系統(tǒng)中DSP工作頻率為300MHz，其中某些器件的工作頻率達到了100MHz，因此本文還給出了一些信號完整性分析和PCB設(shè)計經(jīng)驗。 2．編寫了Verilog程序，在FPGA中實現(xiàn)了9路指紋的并行匹配。由于FPGA本身的局限性，實現(xiàn)原有匹配算法有很大困難。在簡化原有匹配算法的基礎(chǔ)上本文提出了便于FPGA實現(xiàn)“粗匹配”算法。此外，還設(shè)計了用于和DSP通信的接口模塊設(shè)計。 3．完成了系統(tǒng)應(yīng)用程序設(shè)計。在使用uC/OS-Ⅱ?qū)崟r操作系統(tǒng)的基礎(chǔ)上設(shè)計了各系統(tǒng)任務(wù)，通過調(diào)用驅(qū)動程序控制和協(xié)調(diào)各硬件模塊，實現(xiàn)了自動指紋識別功能。為了便于存放指紋特征信息，設(shè)計了指紋庫數(shù)據(jù)結(jié)構(gòu)，實現(xiàn)了指紋庫添加、刪除、編輯的功能。 最終，本系統(tǒng)實現(xiàn)了高效、快速的進行指紋識別，各模塊工作穩(wěn)定。同時，模塊化的軟硬件設(shè)計使本系統(tǒng)便于進行二次開發(fā)，快速應(yīng)用于各種場合。
標簽： FPGA DSP 自動 指紋識別系統(tǒng)
上傳時間： 2013-06-05
上傳用戶：guanliya
由于全球定位系統(tǒng)在航天、航空、航海、海洋上程、大地測量、陸地導(dǎo)航以及軍事上的大量運用及其廣闊的應(yīng)用前景，使得GPS接收機系統(tǒng)成為國內(nèi)外相關(guān)領(lǐng)域競相研究的對象。GPS系統(tǒng)的用戶部分主要是各種型號的GPS接收機。所以GPS接收機中的微處理器的運算能力和功耗直接影響整機的性能。 本文所研究的是基于ARM微處理器和μC/OS—Ⅱ的嵌入式系統(tǒng)開發(fā)及其在GPS接收機中的應(yīng)用。介紹了OPS接收機設(shè)計原理，分析了接收機硬件模塊的組成和功能，設(shè)計了由FPGA和ARM完成基帶信號處理及導(dǎo)航解算的接收機，建立了基于ARM和μC/OS—Ⅱ的GPS接收機嵌入式硬件開發(fā)平臺。研究了嵌入式實時操作系統(tǒng)μC/OS—Ⅱ，分析了其內(nèi)核的組成結(jié)構(gòu)：與處理器無關(guān)代碼、處理器相關(guān)代碼、與應(yīng)用相關(guān)代碼，并重點分析和配置了其中與處理器相關(guān)和與應(yīng)用相關(guān)的代碼部分，最終將其成功移植到ARM LPC2290微處理器上。建立了基于ARM LPC2290和μC/OS—Ⅱ的嵌入式系統(tǒng)軟件編譯和調(diào)試的交叉環(huán)境，設(shè)計了運行在此環(huán)境下的中斷和多任務(wù)來實現(xiàn)接收機信號處理、導(dǎo)航解算及顯示等功能，最終完成了基于ARM和μC/OS—Ⅱ的GPS接收機軟應(yīng)用件設(shè)計。 總之，本文從研究嵌入式系統(tǒng)的軟、硬件設(shè)計及其應(yīng)用著手，掌握了嵌入式系統(tǒng)開發(fā)的核心技術(shù)，研制了基于ARM嵌入式開發(fā)平臺的GPS接收機。
標簽： ARM GPS 嵌入式系統(tǒng) 收機設(shè)計
上傳時間： 2013-04-24
上傳用戶：buffer
近年來，移動通信技術(shù)在全球范圍內(nèi)得到了迅猛的發(fā)展及應(yīng)用，各種全新的無線通信概念層出不窮、各種新的體制及其關(guān)鍵技術(shù)日新月異。由于正交頻分復(fù)用(OFDM)技術(shù)可以高效地利用頻譜資源并有效地對抗頻率選擇性衰落，多入多出(MIMO)利用多個天線實現(xiàn)多發(fā)多收，在不增加帶寬和發(fā)送功率的情況下，可以成倍提高信道容量，因此OFDM-MIMO技術(shù)被廣泛認為是后三代通信系統(tǒng)(B3G)的關(guān)鍵技術(shù)，是當今移動通信領(lǐng)域研究的熱點。 本文對OFDM-MIMO通信系統(tǒng)接收機的關(guān)鍵技術(shù)--數(shù)字下變頻，OFDM同步、解調(diào)進行了相關(guān)研究，在多天線接收板的XC2VP70-5FF1704芯片上，完成了數(shù)字下變頻，OFDM同步和解調(diào)的FPGA設(shè)計與實現(xiàn)。通過功能仿真、時序仿真、板級電路測試，驗證了該設(shè)計的正確性。 本文首先介紹了OFDM基本原理以其特點，然后對同步技術(shù)和數(shù)字下變頻技術(shù)作了相應(yīng)的介紹。同步是OFDM系統(tǒng)設(shè)計中的一項關(guān)鍵技術(shù)，即是針對系統(tǒng)中存在的時間偏差、頻率偏差進行定時恢復(fù)、頻偏的估計與補償，來減少各種同步偏差對系統(tǒng)性能的影響。數(shù)字下變頻是軟件無線電的核心技術(shù)之一，其基本功能是從高速中頻數(shù)字信號中提取所需的窄帶信號，將其下變頻為基帶信號，降低數(shù)據(jù)率，以供后續(xù)DSP器件作進一步處理。 在數(shù)字下變頻器的設(shè)計和實現(xiàn)方面，本文先介紹了數(shù)字下變頻器的原理和基本結(jié)構(gòu)，然后根據(jù)系統(tǒng)要求對其進行了設(shè)計，并在實現(xiàn)上作了一些簡化，節(jié)約了硬件資源。 在對時間同步的設(shè)計和實現(xiàn)方面，本文采用了利用PN序列進行時間同步的算法。在實現(xiàn)上根據(jù)系統(tǒng)實際情況將數(shù)據(jù)分為四路分別與本地PN碼做滑動相關(guān)運算，更有效的利用了同步數(shù)據(jù)，達到了更好的同步性能。 在OFDM的頻率同步的設(shè)計和實現(xiàn)方面，本文采用重復(fù)的PN碼兩兩相關(guān)來估計頻偏值，并聯(lián)合一個二階負反饋環(huán)路進行補償。該算法利用環(huán)路自身噪聲帶寬抑制噪聲，提高頻率估計精度，并同時利用負反饋擴大頻偏估計范圍。本文在對算法的詳細研究分析的基礎(chǔ)上對其進行了FPGA設(shè)計與實現(xiàn)。
上傳時間： 2013-04-24
上傳用戶：heminhao
現(xiàn)場可編程門陣列(FPGA)是近年來迅速發(fā)展起來的新型可編程器件。隨著它的不斷應(yīng)用和發(fā)展，也使電子設(shè)計的規(guī)模和集成度不斷提高。同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展，數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計算機和多媒體等領(lǐng)域。快速傅里葉變換(FFT)作為數(shù)字信號處理的核心技術(shù)之一，是離散傅里葉變換的運算時間縮短了幾個數(shù)量級。FFT已經(jīng)成為現(xiàn)代信號處理的重要理論之一。 該文的目的就是研究如何應(yīng)用FPGA實現(xiàn)FFT算法，研制具有自己知識產(chǎn)權(quán)的FFT信號處理器具有重要的理論意義和實用意義。 設(shè)計采用基4算法設(shè)計了一個具有實用價值的FFT實時硬件處理器。其中使用了改進的CORDIC流水線結(jié)構(gòu)設(shè)計了FFT的蝶型運算單元，將硬件不易于實現(xiàn)、運算緩慢的乘法單元轉(zhuǎn)換成硬件易于實現(xiàn)、運算快捷的加法單元。并根據(jù)基4算法的尋址特點設(shè)計了簡單快速的地址發(fā)生器。整體采用流水線的工作方式，并將雙端口RAM、只讀ROM全部內(nèi)置在FPGA芯片內(nèi)部，使整個系統(tǒng)的數(shù)據(jù)交換和處理速度得以提高。 整個設(shè)計利用ALTERA公司提供的QUARTUSⅡ4.0開發(fā)軟件，采用先進的層次化設(shè)計思想，使用一片F(xiàn)PGA芯片完成了整個FFT處理器的電路設(shè)計。整體設(shè)計經(jīng)過時序仿真和硬件仿真，運行速度達到100MHz以上。
上傳時間： 2013-07-01
上傳用戶：FFAN
隨著TD—SCDMA技術(shù)的不斷發(fā)展，TD—SCDMA系統(tǒng)產(chǎn)品也逐步成熟并隨之完善。產(chǎn)品家族日益豐富，室內(nèi)型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產(chǎn)品逐步問世，可以滿足不同場景的建網(wǎng)需求。而分布式基站(BBU+RRU)越來越多地受到業(yè)界的關(guān)注和重視。 本文主要從TD—SCDMA頻點拉遠系統(tǒng)(RRU)和軟件無線電技術(shù)的發(fā)展入手，重點研究TD—SCDMA頻點拉遠系統(tǒng)的FPGA設(shè)計與實現(xiàn)。TD—SCDMA通信系統(tǒng)通過靈活分配不同的上下行時隙，實現(xiàn)業(yè)務(wù)的不對稱性，但是多路數(shù)字中頻所構(gòu)成的系統(tǒng)成本高和控制的復(fù)雜性，以及TDD雙工模式下，系統(tǒng)的峰均比隨時隙數(shù)增加而增加，對整個頻點拉遠系統(tǒng)的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統(tǒng)使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準確性，保證對前端控制器的開關(guān)控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統(tǒng)的峰均比，有效降低系統(tǒng)對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關(guān)鍵技術(shù)以及FPGA實現(xiàn)，DUC主要由3倍FIR內(nèi)插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯(lián)組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片F(xiàn)PGA實現(xiàn)，能很好提高RRU性能，減少其硬件結(jié)構(gòu)，降低成本，降低功耗，增加外部環(huán)境的穩(wěn)定性。
上傳時間： 2013-04-24
上傳用戶：18752787361
本論文介紹了毫米波通信系統(tǒng)中常用的上變頻方案和調(diào)制方式，比較了它們的性能和特點，最終在發(fā)射系統(tǒng)中選擇了DQPSK調(diào)制方式。提出了一種利用數(shù)字上變頻技術(shù)進行基帶信號的數(shù)字域上變頻調(diào)制的方法。系統(tǒng)設(shè)計采用了現(xiàn)場可編程邏輯器件FPGA和通用正交上變頻器AD9857相結(jié)合的方案。 本設(shè)計硬件平臺以AD公司的AD9857為核心，在數(shù)字域完成了基帶數(shù)字信號內(nèi)插濾波、正交調(diào)制、D/A變換等功能；選用ALTERA公司的Cyclone系列EPlC6Q240C8完成了基帶數(shù)字信號的處理，并實現(xiàn)了對AD9857的控制。軟件部分，應(yīng)用Quartus Ⅱ和硬件描述語言VHDL在FPGA中完成了基帶數(shù)字信號處理模塊(串并轉(zhuǎn)換模塊、差分編碼模塊)和與AD9857的通信模塊(串口通信模塊、并口通信模塊)的設(shè)計，并進行了仿真，仿真結(jié)果達到了設(shè)計要求。整個系統(tǒng)實現(xiàn)了在70MHz中頻載波上的DQPSK調(diào)制。系統(tǒng)具有結(jié)構(gòu)簡單，控制靈活，頻率分辨率高，頻率變化速率高等優(yōu)點。
上傳時間： 2013-07-18
上傳用戶：qoovoop
波前處理機是自適應(yīng)光學系統(tǒng)中實時信號處理和運算的核心，隨著自適應(yīng)光學系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數(shù)據(jù)處理能力以保證系統(tǒng)的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數(shù)據(jù)進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續(xù)的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展狀況，接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點和模型，并通過分析DSP芯片以及DSP系統(tǒng)的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢，能更好地提高圖像處理系統(tǒng)實時性能，同時也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設(shè)計目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計，并分析了包括各種參數(shù)指標選擇、連接方式在內(nèi)的具體設(shè)計方法以及應(yīng)該注意的問題。 論文在闡述傳輸線理論的基礎(chǔ)上，在制作PCB電路板的過程中，針對高速電路設(shè)計中易出現(xiàn)的問題，詳細分析了高速PCB設(shè)計中的信號完整性問題，包括反射、串擾等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設(shè)計，包括了圖像采集模塊的工作原理、設(shè)計方案和SDRAM控制器的設(shè)計，介紹了SDRAM的基本操作和工作時序，重點闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測試及調(diào)試流程，并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點有：實時性、高速性。硬件設(shè)計的執(zhí)行速度，在高速DSP和FPGA中實現(xiàn)信號處理算法程序，保證了系統(tǒng)實時性的實現(xiàn)；性價比高。自行研究設(shè)計的電路及硬件系統(tǒng)比較好的解決了高速實時圖像處理的需求。
標簽： DSPFPGA 圖像處理 電路板 硬件設(shè)計
上傳時間： 2013-04-24
上傳用戶：firstbyte
擴頻通信是一種性能優(yōu)異的通信方式，自其誕生之日起就受到了業(yè)內(nèi)人士的廣泛關(guān)注。本文以DS/SS接收機為基礎(chǔ)，圍繞相關(guān)的理論和技術(shù)，開展了載波跟蹤技術(shù)FPGA實現(xiàn)的研究。 論文首先綜述了課題的來源、背景和意義，闡述了DS/SS接收系統(tǒng)前端處理模塊和信號處理模塊的結(jié)構(gòu)，指出了本課題的關(guān)鍵技術(shù)。與此同時，作者在參考了大量國內(nèi)外有關(guān)文獻的基礎(chǔ)上，深入研究了四相鑒頻、自動頻率跟蹤鑒頻以及反正切鑒相等載波跟蹤鑒頻、鑒相算法，并根據(jù)這些理論設(shè)計了FLL與PLL相結(jié)合的載波跟蹤策略，完成了CPAFC和Costas環(huán)路仿真和性能分析。 其次，論文對載波跟蹤環(huán)路的硬件電路進行了設(shè)計，其中包括基帶信號處理的混頻、相關(guān)和積分清洗模塊，誤差量的提取和控制模塊，以及本地載波的產(chǎn)生模塊等，并在Altera公司的Stratix系列芯片----EP1S808956C6上對每個組成模塊進行了功能和時序上的仿真與實現(xiàn)，之后對系統(tǒng)各模塊進行了集成，解決了系統(tǒng)實現(xiàn)的同步問題。 最后，論文對系統(tǒng)作了實驗總結(jié)與分析，包括板級驗證總結(jié)與分析、接收機載波跟蹤性能分析，以及對載波同步技術(shù)的總結(jié)和展望。
上傳時間： 2013-04-24
上傳用戶：qazwsxedc
移動通信是目前通信技術(shù)中發(fā)展最快的領(lǐng)域之一，CDMA技術(shù)憑借其良好的抗噪性、保密性和低功率等優(yōu)勢成為第三代移動通信的關(guān)鍵技術(shù)。目前大規(guī)?？删幊踢壿嬈骷﨔PGA為CDMA移動通信系統(tǒng)的設(shè)計提供了新的技術(shù)手段。 本文在深入分析CDMA通信系統(tǒng)的原理和特點的基礎(chǔ)上，提出了CDMA基站基帶系統(tǒng)的總體設(shè)計方案，論述了CDMA基站基帶系統(tǒng)前向鏈路和反向鏈路中各個信號處理模塊的工作原理，對CRC編碼模塊、卷積編碼模塊、塊交織器、PN碼生成器、Walsh碼發(fā)生器、基帶成形濾波器、QPSK調(diào)制器、PN碼捕獲與跟蹤模塊、Viterbi譯碼器等CDMA基站基帶系統(tǒng)的各個模塊進行了基于FPGA的建模和設(shè)計，取得了一些有價值的階段性成果。這些對CDMA移動通信系統(tǒng)進行深入探索、研究和設(shè)計，具有一定的學術(shù)意義和應(yīng)用價值。
標簽： FPGA CDMA 基站 基帶系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：daguda
現(xiàn)場可編程門陣列(FPGA)是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,它結(jié)合了微電子技術(shù)、電路技術(shù)和EDA(Electronics Design Automation)技術(shù)。隨著它的廣泛應(yīng)用和快速發(fā)展,使設(shè)計電路的規(guī)模和集成度不斷提高,同時也帶來了電子系統(tǒng)設(shè)計方法和設(shè)計思想的不斷推陳出新。 隨著數(shù)字電子技術(shù)的發(fā)展,數(shù)字信號處理的理論和技術(shù)廣泛的應(yīng)用于通訊、語音處理、計算機和多媒體等領(lǐng)域。離散傅立葉變換(DFT)作為數(shù)字信號處理中的基本運算,發(fā)揮著重要作用。而快速傅里葉變換(FFT)算法的提出,使離散傅里葉變換的運算量減小了幾個數(shù)量級,使得數(shù)字信號處理的實現(xiàn)變得更加容易。FFT已經(jīng)成為現(xiàn)代數(shù)字信號處理的核心技術(shù)之一,因此對FFT算法及其實現(xiàn)方法的研究具有很強的理論和現(xiàn)實意義。 本文主要研究如何利用FPGA實現(xiàn)FFT算法,研制具有自主知識產(chǎn)權(quán)的FFT信號處理器。該設(shè)計采用高效基-16算法實現(xiàn)了一種4096點FFT復(fù)數(shù)浮點運算處理器,其蝶形處理單元的基-16運算核采用兩級改進的基-4算法級聯(lián)實現(xiàn),僅用8個實數(shù)乘法器就可實現(xiàn)基-16蝶形單元所需的8次復(fù)數(shù)乘法運算,在保持處理速度的優(yōu)勢下,比傳統(tǒng)的基-16算法節(jié)省了75％的乘法器邏輯資源。 在重點研究處理器蝶形單元設(shè)計的基礎(chǔ)上,本文完成了整個FFT處理器電路的FPGA設(shè)計。首先基于對處理器功能和特點的分析,研究了FFT算法的選取和優(yōu)化,并完成了處理器體系結(jié)構(gòu)的設(shè)計；在此基礎(chǔ)上,以提高處理器處理速度和減小硬件資源消耗為重點研究了具體的實現(xiàn)方案,完成了1.2萬行RTL代碼編程,并在XILINX公司提供的ISE 9.1i集成開發(fā)環(huán)境中實現(xiàn)了處理器各個模塊的RTL設(shè)計：隨后,以XILINX Spartan-3系列FPGA芯片xc3S1000為硬件平臺,完成了整個FFT處理器的電路設(shè)計實現(xiàn)。 經(jīng)過仿真驗證,本文所設(shè)計的FFT處理器芯片運行速度達到了100MHz,占用的FPGA門數(shù)為552806,電路的信噪比可以達到50dB以上,達到了高速高性能的設(shè)計要求。
上傳時間： 2013-04-24
上傳用戶：科學怪人
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
