ASK調(diào)制VHDL程序及仿真 基于VHDL硬件描述語(yǔ)言
ASK調(diào)制VHDL程序及仿真 基于VHDL硬件描述語(yǔ)言,對(duì)基帶信號(hào)進(jìn)行ASK振幅調(diào)制...
ASK調(diào)制VHDL程序及仿真 基于VHDL硬件描述語(yǔ)言,對(duì)基帶信號(hào)進(jìn)行ASK振幅調(diào)制...
MASK調(diào)制VHDL程序與仿真 基于VHDL硬件描述語(yǔ)言,對(duì)基帶信號(hào)進(jìn)行MASK調(diào)制...
CPSK調(diào)制VHDL程序及仿真 基于VHDL硬件描述語(yǔ)言,對(duì)基帶信號(hào)進(jìn)行調(diào)制...
MFSK調(diào)制VHDL程序及仿真文件名:PL_MFSK --功能:基于VHDL硬件描述語(yǔ)言,完成對(duì)基帶信號(hào)的MFSK調(diào)制 --說(shuō)明:這里MFSK的M為4...
簡(jiǎn)易數(shù)字頻率計(jì)利用復(fù)雜可編程邏輯器件FPGA,VHDL編程將所有功能模塊集成在一塊芯片上。功能模塊包括時(shí)基脈沖發(fā)生器、計(jì)數(shù)器、數(shù)據(jù)鎖存器和顯示電路4部分。設(shè)計(jì)時(shí)先分別設(shè)計(jì)各功能模塊,并調(diào)試得到正確仿真結(jié)果,然后將各個(gè)功能模塊組合起來(lái)。最后作整體仿真、下載,得到實(shí)物。由于采用純數(shù)字硬件設(shè)計(jì)制作,穩(wěn)定性...