視頻目標(biāo)識(shí)別與跟蹤技術(shù)是當(dāng)今世界重要的研究課題,它涉及圖像處理、自動(dòng)控制、計(jì)算機(jī)應(yīng)用等學(xué)科,該文主要論述該項(xiàng)目的具體實(shí)現(xiàn)及相關(guān)理論分析,重點(diǎn)在于該系統(tǒng)的硬件模塊實(shí)現(xiàn)及分析.該系統(tǒng)的硬件模塊是典型的高速數(shù)字電路,這也是當(dāng)今世界電路設(shè)計(jì)的一大熱點(diǎn).同時(shí),該系統(tǒng)的硬件模塊不同于傳統(tǒng)的模擬、數(shù)字電路.嚴(yán)格的說它是基于可編程芯片的系統(tǒng)(System On Programmable Chip).它與傳統(tǒng)電路的最大不同在于,硬件模塊本身不具備任何功能,但該硬件模塊可以與相應(yīng)的軟件結(jié)合(此處,我們將FPGA中的可編程指令也廣義的歸入軟件范疇),實(shí)現(xiàn)相應(yīng)的功能.換言之,該硬件模塊通過換用其他軟件,可以實(shí)現(xiàn)其他功能.所以從這個(gè)意義上講,我們也可以將其稱為基于可編程芯片的通用平臺(tái)系統(tǒng)(General System On Programmable Chip).此外,該文還對該系統(tǒng)進(jìn)行了嘗試性的層狀結(jié)構(gòu)描述,這種描述同樣適用于其它IT目的或電子系統(tǒng).
標(biāo)簽：
DSPFPGA
紅外
目標(biāo)識(shí)別
硬件設(shè)計(jì)
上傳時(shí)間：
2013-04-24
上傳用戶：yumiaoxia
二次雷達(dá)(Secondary Surveillance Radar)是民航空中管制(Air Traffic Control)和軍事敵我識(shí)別(Identification Friend or Foe)系統(tǒng)中的關(guān)鍵部分,由于這兩個(gè)應(yīng)用領(lǐng)域都要求很高的可靠性和穩(wěn)定性,因此,二次雷達(dá)一直是國內(nèi)外雷達(dá)信號(hào)處理領(lǐng)域的研究熱點(diǎn).傳統(tǒng)的機(jī)載二次雷達(dá)應(yīng)答器普遍采用中小規(guī)模集成電路和分立元件設(shè)計(jì),其穩(wěn)定性和可靠性差,實(shí)時(shí)處理能力也很有限,無法完成高密度、大容量的應(yīng)答.針對這些缺陷,本論文提出一種全新的應(yīng)答數(shù)字信號(hào)處理器硬件結(jié)構(gòu),即FPGA+DSP的混合結(jié)構(gòu).這種硬件體系結(jié)構(gòu)的特點(diǎn)是可靠性高,集成度高,通用性強(qiáng),適于模塊化設(shè)計(jì),處理速度快,能實(shí)時(shí)處理多個(gè)應(yīng)答信號(hào),以及進(jìn)行置信度分析和生成報(bào)表.此項(xiàng)目中,本文作者主要負(fù)責(zé)FPGA部分硬件設(shè)計(jì).FPGA主要完成雙通道數(shù)據(jù)采集、產(chǎn)生視頻信號(hào)和旁瓣抑制信號(hào)、計(jì)算當(dāng)前飛機(jī)相對本地接收天線的方位和距離、與DSP實(shí)時(shí)交換數(shù)據(jù)、上傳報(bào)表等功能.論文詳細(xì)分析了接收機(jī)信號(hào)處理算法在FPGA中的硬件實(shí)現(xiàn)方案,在提高系統(tǒng)可靠性、堅(jiān)固性以及FPGA資源的合理利用方面做了深入的探討.同時(shí)給出不同層次關(guān)鍵模塊的HDL實(shí)現(xiàn)及其時(shí)序仿真結(jié)果.
標(biāo)簽：
FPGA
機(jī)載
二次雷達(dá)
硬件系統(tǒng)
上傳時(shí)間：
2013-04-24
上傳用戶：西伯利亞狼
大規(guī)模可編程邏輯器件CPLD和FPGA是當(dāng)今應(yīng)用最廣泛的兩類可編程專用集成電路(ASIC),電子設(shè)計(jì)工程師用它可以在辦公室或?qū)嶒?yàn)室里設(shè)計(jì)出所需的專用集成電路,從而大大縮短了產(chǎn)品上市時(shí)間,降低了開發(fā)成本.此外,可編程邏輯器件還具有靜態(tài)可重復(fù)編程和動(dòng)態(tài)系統(tǒng)重構(gòu)的特性,使得硬件的功能可以象軟件一樣通過編程來修改,這樣就極大地提高了電子系統(tǒng)設(shè)計(jì)的靈活性和通用性.該設(shè)計(jì)完成了在一片可編程邏輯器件上開發(fā)簡易計(jì)算機(jī)的設(shè)計(jì)任務(wù),將單片機(jī)與單片機(jī)外圍電路集成化,能夠輸入指令、執(zhí)行指令、輸出結(jié)果,具有在電子系統(tǒng)中應(yīng)用的普遍意義,另外,也可以用于計(jì)算機(jī)組成原理的教學(xué)試驗(yàn).該文第一章簡要介紹了可編程ASIC和EDA技術(shù)的歷史、現(xiàn)狀、未來并對本課題作了簡要陳述.第二章在芯片設(shè)計(jì)的兩種輸入法即原理圖輸入法和HDL輸入法之間做出比較,決定選用HDL輸入法.第三章描述了具體的設(shè)計(jì)過程和設(shè)計(jì)手段,首先將簡易計(jì)算機(jī)劃分為運(yùn)算器、CPU控制器、存儲(chǔ)器、鍵盤接口和顯示接口以及系統(tǒng)控制器,然后再往下分為下層子模塊.輸入法的語言使用的是Verilog HDL,鑒于篇幅所限,源代碼部分不在論文之中.第四章對設(shè)計(jì)的綜合與實(shí)現(xiàn)做了總結(jié),給出了時(shí)序仿真波形圖.該文針對FPGA和RISC這兩大課題,對RISC在FPGA上的實(shí)現(xiàn)進(jìn)行了初淺的探索與嘗試.從計(jì)算機(jī)體系結(jié)構(gòu)入手,剖析了精簡指令集計(jì)算機(jī)的原理,通過該設(shè)計(jì)的實(shí)踐對ASIC和EDA的設(shè)計(jì)潛力有了更進(jìn)一步的領(lǐng)悟.
標(biāo)簽：
FPGA
指令集
計(jì)算機(jī)
上傳時(shí)間：
2013-05-21
上傳用戶：hewenzhi
