將VHDL設計轉換成Verilog設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
10小時學會C語言..這個是電子書..有需要的人可以下載
標簽：
上傳時間： 2014-11-17
上傳用戶：yy541071797
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
一個簡單的游戲設計...好好玩的
上傳時間： 2013-12-31
上傳用戶：edisonfather
倒數計時器 提供時間到關機的功能 可自由設定是否關機或者提供警示
上傳時間： 2016-02-02
上傳用戶：lepoke
到車控制系統 C語言(單晶片控制) 可搭配語音檔
標簽： 控制 系統 晶片
上傳時間： 2016-02-13
上傳用戶：zhaoq123
類別 各種元件 程式語言 Java 原創者 不詳 提供者 KayChan 版權 開放源碼 評分
標簽： KayChan Java 元件 程式
上傳時間： 2016-03-04
上傳用戶：haohaoxuexi
這是一個修改Oreilly Java 網路程式設計範例的程式 主要是將裡面的一個小程式加上視窗管理者介面方便使用 使用環境： 需有JRE的環境 path需有指到JAVA_HOME下bin/ 如環境設定OK，在windows直接點選執行即可 如在其他OS(unix-like) java -jar nsLookUp.jar
標簽： JAVA_HOME Oreilly Java path
上傳時間： 2014-01-15
上傳用戶：1966640071
此版本為V1.0 具有版主公告 破壞性語法不得留言 留言時可選擇悄悄話功能 版主帳號支援中文不需使用英文帳號 隱藏留言者的IP 線上編輯CSS系統 線上編輯版主公告 線上編輯留言版設定不需要在更改CGI本身系統 使用超連結http mail 自動轉成連結不需在使用語法 大致上的功能因該有的都有，如不夠的話可以自行增加!
標簽： 1.0 CSS 版本 英文
上傳用戶：15071087253
蟲蟲下載站版權所有 京ICP備2021023401號-1
<li id="46yg2"></li>
