介紹FPGA上開發(fā)Cortex-A9硬核的流程，包含硬件和軟件實(shí)例
上傳時(shí)間： 2022-01-15
上傳用戶：
瑞芯微RK3399 軟件件設(shè)計(jì)資料 RK3399 Linux Debian軟件開發(fā)文檔資料,SDK 是基于 Linux 64bit 系統(tǒng)，內(nèi)核基于 kernel 4.40，適用于 RK3399 挖掘機(jī)以及基于其 上所有 linux 開發(fā)產(chǎn)品。 支持 VPU 硬解碼、GPU 3D、QT 等功能。具體功能調(diào)試和接口說明
上傳時(shí)間： 2022-01-29
上傳用戶：
瑞芯微RK3399 軟硬件資料包括3款硬件Cadence原理圖PCB文件，硬件設(shè)計(jì)文檔，LINIUX軟件開發(fā)文檔i資料硬件文檔主要介紹RK3399處理器硬件設(shè)計(jì)的要點(diǎn)及注意事項(xiàng)，旨在幫助RK客戶縮短產(chǎn)品的設(shè)計(jì)周期、提高產(chǎn)品的設(shè)計(jì)穩(wěn)定性及降低故障率。請(qǐng)客戶參考本指南的要求進(jìn)行硬件設(shè)計(jì)，同時(shí)盡量使用RK發(fā)布的相關(guān)核心模板。 SDK 是基于 Linux 64bit 系統(tǒng)，內(nèi)核基于 kernel 4.40，適用于 RK3399 挖掘機(jī)以及基于其 上所有 linux 開發(fā)產(chǎn)品。 支持 VPU 硬解碼、GPU 3D、QT 等功能。具體功能調(diào)試和接口說明，請(qǐng)閱讀工程目錄 docs/目錄下文檔。
標(biāo)簽： rk3399 軟硬件 cadence pcb
上傳時(shí)間： 2022-01-29
上傳用戶：
單片機(jī)C語言程序設(shè)計(jì)實(shí)訓(xùn)100例——基于8051 Proteus仿真本書簡介 本書基于Keil μVision程序設(shè)計(jì)平臺(tái)和Proteus硬件仿真平臺(tái)，精心編寫了100余個(gè)8051單片機(jī)C語言程 序設(shè)計(jì)案例。 全書基礎(chǔ)設(shè)計(jì)類案例貫穿8051單片機(jī)最基本的端口編程、定時(shí)／計(jì)數(shù)器應(yīng)用、中斷和串口通信；硬 件應(yīng)用類案例涵蓋常用外部存儲(chǔ)器擴(kuò)展、接口擴(kuò)展、譯碼、編碼、驅(qū)動(dòng)、光機(jī)、機(jī)電、A／D與 D／A轉(zhuǎn)換等內(nèi)容；綜合設(shè)計(jì)類案例涉及大量消費(fèi)類電子產(chǎn)品、儀器儀表及智能控制設(shè)備的相關(guān)技術(shù) 。 本書可作為大專院校學(xué)生學(xué)習(xí)實(shí)踐單片機(jī)c語言程序設(shè)計(jì)的教材或參考書，也可作為電子工程技術(shù) 人員或單片機(jī)技術(shù)愛好者的參考資料。
標(biāo)簽： 8051 proteus 單片機(jī)
上傳時(shí)間： 2022-02-10
上傳用戶：XuVshu
FPGA的作用與簡介.pdf1. 什么是 FPGA ? 一個(gè) FPGA 是一種包含有一個(gè)可重配置的門陣列邏輯電路矩陣的設(shè)備。通過配置， FPGA 的內(nèi)部電路以一定方式相連接，從而創(chuàng)建了軟件應(yīng)用的一個(gè)硬件實(shí)現(xiàn)。與處 理器不同，F(xiàn)PGA 使用專用硬件進(jìn)行邏輯處理，而不具有操作系統(tǒng)。FPGA 在本質(zhì) 上是完全并行的，故不同的處理操作不必競(jìng)爭相同的資源。因此，增加額外的處理 時(shí)，應(yīng)用某一部分的性能不會(huì)受影響。而且，多個(gè)控制循環(huán)可以以不同的速率在單 個(gè) FPGA 設(shè)備上運(yùn)行。基于 FPGA 的控制系統(tǒng)可以加強(qiáng)關(guān)鍵互鎖邏輯，也可以通 過設(shè)計(jì)防止操作人員強(qiáng)奪 I/O。然而，不同于擁有固定硬件資源的硬連接的印制電 路板（PCB）設(shè)計(jì)，基于 FPGA 的系統(tǒng)可以完全重新連接其內(nèi)部電路，以支持控制 系統(tǒng)在現(xiàn)場(chǎng)部署后可以重新配置。FPGA 設(shè)備提供了專用硬件電路所特有的性能與 可靠性。 單個(gè) FPGA 可以通過在單個(gè)集成電路（IC）芯片上集成數(shù)百萬個(gè)邏輯門以代替數(shù) 以千計(jì)的分立元件。一個(gè) FPGA 芯片的內(nèi)部資源包括一個(gè)被 I/O 組塊環(huán)圍的可配置 邏輯組塊（CLB）矩陣。在 FPGA 矩陣內(nèi)，信號(hào)通過可編程的互連開關(guān)和連線傳遞。 CompactRIO 入門教程 2 CompactRIO 入 門 教 程 圖 2.FPGA 芯片的內(nèi)部構(gòu)造
標(biāo)簽： fpga
上傳時(shí)間： 2022-02-18
上傳用戶：
經(jīng)典IC設(shè)計(jì)電子書培訓(xùn)教程-數(shù)字IC系統(tǒng)設(shè)計(jì)1102頁1.1 IC系統(tǒng)組成概述 IC系統(tǒng)是什么？ 對(duì)這個(gè)問題， 算法設(shè)計(jì)工程師、 架 構(gòu)設(shè)計(jì)工程師、 電路設(shè)計(jì)工程師、 版圖設(shè)計(jì)工程師會(huì)給 出不同的答案。 算法設(shè)計(jì)工程師說， IC系統(tǒng)是完成特定功能的硬 件。 架構(gòu)設(shè)計(jì)工程師說， IC包括控制、 運(yùn)算、 存儲(chǔ) 部分。 電路設(shè)計(jì)工程師說， 這是加法器、 乘法器、 與非門、 運(yùn)算放大器、 開關(guān)電容等的搭配。 第一章 IC系統(tǒng)設(shè)計(jì)概述 版圖設(shè)計(jì)工程師說， 它是多邊形組成的集合。 這些答案都對(duì)。 如果把它們組合起來， 就是一個(gè)較為 完備的答案。 圖1.1給出了一個(gè)常見IC系統(tǒng)組成的示例。 在這個(gè) 系統(tǒng)中， 包括如下內(nèi)容： · 數(shù)字部分（可能包括微處理器、 控制電路、 數(shù)據(jù)通路等）； · 模擬部分（可能包括PLL、 A/D、 RF等）； · 連線； · I/O PAD； · 存儲(chǔ)
標(biāo)簽： ic設(shè)計(jì)
上傳時(shí)間： 2022-02-20
上傳用戶：zhaiyawei
1.針對(duì)一類參數(shù)未知的非線性離散時(shí)間動(dòng)態(tài)系統(tǒng)，提出了一種新的基于神經(jīng)網(wǎng)絡(luò)的MMAC方法。首先，將系統(tǒng)分為線性部分和非線性部分。針對(duì)系統(tǒng)線性部分采用局部化方法逮立多個(gè)固定模型覆蓋系統(tǒng)的參數(shù)范圍，在此基礎(chǔ)上，建立自適應(yīng)模型來提高系統(tǒng)性能；針對(duì)系統(tǒng)非線性部分建立非線性神經(jīng)網(wǎng)絡(luò)預(yù)測(cè)模型來邏近系統(tǒng)的非線性。然后，針對(duì)每個(gè)子模型設(shè)計(jì)相應(yīng)的擅制器。最后，設(shè)計(jì)基于誤差范數(shù)形式的性能指標(biāo)函數(shù)對(duì)控制器進(jìn)行硬切換。仿真結(jié)果表明，所提出的MMAC方法與傳統(tǒng)的在參數(shù)空間均勻分布的MMAC方法相比能顯著提高非線性系統(tǒng)的暫態(tài)性能。2針對(duì)一類具有參數(shù)跳變的非線性離散時(shí)間動(dòng)態(tài)系統(tǒng)，提出子一種基才聚類方法和神經(jīng)網(wǎng)絡(luò)的MMAC方法，首先，采用模糊c均值聚類算法對(duì)系統(tǒng)先驗(yàn)數(shù)據(jù)進(jìn)行分類處理，再分別對(duì)每類數(shù)據(jù)采用RLS算法建立多個(gè)固定模型。在此基礎(chǔ)上，建立兩個(gè)白適應(yīng)模型來提高系統(tǒng)響應(yīng)速度和控制品質(zhì)，建立神經(jīng)網(wǎng)絡(luò)預(yù)測(cè)模型來補(bǔ)償系統(tǒng)非線性。然后，分別針對(duì)相應(yīng)的子模型設(shè)計(jì)線性魯棒自適應(yīng)控制器和神經(jīng)網(wǎng)絡(luò)控制器。最后，采用基于信號(hào)有界和測(cè)量誤差的性能切換指標(biāo)對(duì)控制器進(jìn)行切換，并證明閉環(huán)系統(tǒng)的穩(wěn)定性。仿真結(jié)果表明，所提出的算法能更好地解決非線性系統(tǒng)發(fā)生參數(shù)跳變問題，使得系統(tǒng)具有良好的控制品質(zhì)3.針對(duì)MMAC方法中的模型庫優(yōu)化問題，考慮系統(tǒng)實(shí)際運(yùn)行數(shù)據(jù)，提出了種基于相似度準(zhǔn)則和設(shè)置最大模型數(shù)的動(dòng)態(tài)優(yōu)化模型庫方法。該方法能對(duì)新數(shù)據(jù)進(jìn)行綜合考量并判斷是否應(yīng)該將該數(shù)據(jù)納入子模型建模，并通過設(shè)置最大模型數(shù)來確保系統(tǒng)用最少的子模型就能保證系統(tǒng)的控制性能。仿真結(jié)果表明，所提出的算法能極大地減少子模型數(shù)量且具有較好的控制效果。關(guān)鍵詞：非線性系統(tǒng)；多模型方法；自適應(yīng)控制；模糊聚類；神經(jīng)網(wǎng)絡(luò)
標(biāo)簽： 自適應(yīng)控制
上傳時(shí)間： 2022-03-11
上傳用戶：
華為硬件工程師手冊(cè) 159頁 1M 超清書簽版第一節(jié) 硬件開發(fā)過程簡介 §1.1.1 硬件開發(fā)的基本過程 產(chǎn)品硬件項(xiàng)目的開發(fā)，首先是要明確硬件總體需求情況，如 CPU 處理能力、 存儲(chǔ)容量及速度，I/O 端口的分配、接口要求、電平要求、特殊電路（厚膜等） 要求等等。其次，根據(jù)需求分析制定硬件總體方案，尋求關(guān)鍵器件及電咱的技術(shù) 資料、技術(shù)途徑、技術(shù)支持，要比較充分地考慮技術(shù)可能性、可靠性以及成本控 制，并對(duì)開發(fā)調(diào)試工具提出明確的要求。關(guān)鍵器件索取樣品。第三、總體方案確 定后，作硬件和單板軟件的詳細(xì)設(shè)計(jì)，包括繪制硬件原理圖、單板軟件功能框圖 及編碼、PCB 布線，同時(shí)完成開發(fā)物料清單、新器件編碼申請(qǐng)、物料申領(lǐng)。第 四，領(lǐng)回 PCB 板及物料后由焊工焊好 1～2 塊單板，作單板調(diào)試，對(duì)原理設(shè)計(jì)中 的各功能進(jìn)行調(diào)測(cè)，必要時(shí)修改原理圖并作記錄。第五，軟硬件系統(tǒng)聯(lián)調(diào)，一般 的單板需硬件人員、單板軟件人員的配合，特殊的單板（如主機(jī)板）需比較大型 軟件的開發(fā)，參與聯(lián)調(diào)的軟件人員更多。一般地，經(jīng)過單板調(diào)試后在原理及 PCB 布線方面有些調(diào)整，需第二次投板。第六，內(nèi)部驗(yàn)收及轉(zhuǎn)中試，硬件項(xiàng)目完成開 發(fā)過程。 §1.1.2 硬件開發(fā)的規(guī)范化 上節(jié)硬件開發(fā)的基本過程應(yīng)遵循硬件開發(fā)流程規(guī)范文件執(zhí)行，不僅如此，硬 件開發(fā)涉及到技術(shù)的應(yīng)用、器件的選擇等，必須遵照相應(yīng)的規(guī)范化措施才能達(dá)到 質(zhì)量保障的要求。這主要表現(xiàn)在，技術(shù)的采用要經(jīng)過總體組的評(píng)審，器件和廠家 的選擇要參照物料認(rèn)證部的相關(guān)文件，開發(fā)過程完成相應(yīng)的規(guī)定文檔，另外，常 用的硬件電路（如 ID.WDT）要采用通用的標(biāo)準(zhǔn)設(shè)計(jì)。 第二節(jié) 硬件工程師職責(zé)與基本技能 §1.2.1 硬件工程師職責(zé) 一個(gè)技術(shù)領(lǐng)先、運(yùn)行可靠的硬件平臺(tái)是公司產(chǎn)品質(zhì)量的基礎(chǔ)，硬件
上傳時(shí)間： 2022-03-13
上傳用戶：jiabin
P P I I CK I I T T3 3 使用 說明--- - 連機(jī) 、 脫 機(jī)操作試用 MPLAB IDE 軟件一 、 P P I I C CK K I I T3 接 口說 明, , 硬 件 二 、 P P I I C CK K I I T3 連 接 電腦 MPL L AB I I DE 聯(lián)機(jī)三 、 聯(lián)機(jī)四 、聯(lián)機(jī)讀芯片程序五 、 脫機(jī) 燒寫 調(diào)試
標(biāo)簽： kit3 聯(lián)機(jī) 脫機(jī)
上傳時(shí)間： 2022-03-24
上傳用戶：
本文對(duì)PWM全橋軟開關(guān)直流變換器進(jìn)行了研究。具體闡述了PWM全橋ZS軟開關(guān)直流變換器的工作原理和軟開關(guān)的實(shí)現(xiàn)條件，就基本的移相控制FB ZVS PWM變換器存在的問題給予分析并對(duì)兩種改進(jìn)方案進(jìn)行了研究：1、能在全部工作范圍內(nèi)實(shí)現(xiàn)零電壓開關(guān)的改進(jìn)型全橋移相zvs-PWM DCDC變換器，文中通過對(duì)其開關(guān)過程的分析，得出實(shí)現(xiàn)全負(fù)載范圍內(nèi)零電壓開關(guān)的條件。采用改進(jìn)方案設(shè)計(jì)了一臺(tái)48V~6 VDC/DC變換器，實(shí)驗(yàn)結(jié)果證明其比基本的 ZVS-PWM變換器具有更好的軟開關(guān)性能。2、采用輔助網(wǎng)絡(luò)的全橋移相 ZVZCS-PWM DCDC變換器，文中具體分析了其工作原理及變換器特性，并進(jìn)行實(shí)驗(yàn)研究隨著電力電子技術(shù)的發(fā)展，功率變換器在開關(guān)電源、不間斷電源、CPU電源照明、電機(jī)驅(qū)動(dòng)控制、感應(yīng)加熱、電網(wǎng)的無功補(bǔ)償和諧波治理等眾多領(lǐng)域得到日益廣泛的應(yīng)用，電力電子技術(shù)高頻化的發(fā)展趨勢(shì)使功率變換器的重量大大減輕體積大大減小，提高了產(chǎn)品的性能價(jià)格比，但采用傳統(tǒng)的硬開關(guān)技術(shù)，開關(guān)損耗將隨著開關(guān)頻率的提高而成正比地增加，限制了開關(guān)的高頻化提高功率開關(guān)器件本身的開關(guān)性能，可以減少開關(guān)損耗，另一方面，從變換器結(jié)構(gòu)和控制上改善功率開關(guān)器件的開關(guān)性能，可以減少開關(guān)損耗。如緩沖技術(shù)、無損緩沖技術(shù)、軟開關(guān)技術(shù)等軟開關(guān)技術(shù)在減少功率開關(guān)器件的開關(guān)損耗方面效果比較好，理論上可使開關(guān)損耗減少為零。12軟開關(guān)技術(shù)的原理和類型功率變換器通常采用PwM技術(shù)來實(shí)現(xiàn)能量的轉(zhuǎn)換。硬開關(guān)技術(shù)在每次開關(guān)通斷期間功率器件突然通斷全部的負(fù)載電流，或者功率器件兩端電壓在開通時(shí)通過開關(guān)釋放能量，這種方式的工作狀況下必將造成比較大的開關(guān)損耗和開關(guān)應(yīng)力，使開關(guān)頻率不能做得很高。軟開關(guān)技術(shù)是利用感性和容性元件的諧振原理，在導(dǎo)通前使功率開關(guān)器件兩端的電壓降為零，而關(guān)斷時(shí)先使功率開關(guān)器件中電流下降到零，實(shí)現(xiàn)功率開關(guān)器件的零損耗開通和關(guān)斷，并且減少開關(guān)應(yīng)力。
標(biāo)簽： 移相全橋
上傳時(shí)間： 2022-03-29
上傳用戶：jason_vip1
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
