虛擬儀器技術(shù)是以傳感器、信號(hào)測(cè)量與處理、微型計(jì)算機(jī)等技術(shù)為基礎(chǔ)而形成的一門綜合應(yīng)用技術(shù)。目前虛擬儀器大部分是基于PC機(jī)，利用PCI等總線技術(shù)傳輸數(shù)據(jù)，數(shù)據(jù)卡插拔不便，便攜性差。隨著嵌入式技術(shù)的飛速發(fā)展，嵌入式系統(tǒng)平臺(tái)已經(jīng)應(yīng)用到各個(gè)領(lǐng)域，而市場(chǎng)上的嵌入式虛擬儀器系統(tǒng)還相當(dāng)少，各種研究工作才剛剛起步，各種高性能的虛擬儀器和處理系統(tǒng)在現(xiàn)代工業(yè)控制和科學(xué)研究中已成為必不可少的部分。因此在我國(guó)開發(fā)具有較高性能、接口靈活、功能多樣化、低成本的虛擬儀器裝置勢(shì)在必行。 針對(duì)目前虛擬儀器系統(tǒng)發(fā)展趨勢(shì)和特點(diǎn)，采用FPGA技術(shù)，進(jìn)行一種支持多種平臺(tái)的高速虛擬儀器系統(tǒng)的設(shè)計(jì)與研究，并針對(duì)高速虛擬儀器系統(tǒng)中的一些技術(shù)難點(diǎn)提出解決方案。首先進(jìn)行了系統(tǒng)的總體設(shè)計(jì)，確定了采用FPGA作為系統(tǒng)的控制核心，并選取了Labview作為PC平臺(tái)應(yīng)用程序開發(fā)工具，利用USB2.0接口來進(jìn)行數(shù)據(jù)傳輸；同時(shí)選取嵌入式處理器S3C2410以及WinCE作為嵌入式系統(tǒng)硬軟件平臺(tái)。隨后進(jìn)行了各個(gè)具體模塊的設(shè)計(jì)，在硬件方面，分別設(shè)計(jì)了前端處理電路，ADC電路以及USB接口電路。在軟件方面，進(jìn)行了FPGA控制程序的設(shè)計(jì)工作，實(shí)現(xiàn)了對(duì)各個(gè)模塊和接口電路的控制功能。在上層應(yīng)用程序的設(shè)計(jì)方面，設(shè)計(jì)了Labview應(yīng)用程序，實(shí)現(xiàn)了波形顯示和頻譜分析等儀器功能，人機(jī)界面良好。在嵌入式平臺(tái)上面，進(jìn)行了WinCE下GPIO驅(qū)動(dòng)程序設(shè)計(jì)，并在上層應(yīng)用程序中調(diào)用驅(qū)動(dòng)來進(jìn)行數(shù)據(jù)的讀取。為了解決高速ADC與數(shù)據(jù)緩存器的速度不匹配的問題，提出利用多體交叉式存儲(chǔ)器結(jié)構(gòu)的設(shè)計(jì)方案，并在FPGA內(nèi)對(duì)控制程序進(jìn)行了設(shè)計(jì)，對(duì)其時(shí)序進(jìn)行了仿真。 最后對(duì)系統(tǒng)進(jìn)行了聯(lián)合調(diào)試工作，利用上層軟件對(duì)輸入波形進(jìn)行采集。根據(jù)調(diào)試結(jié)果看，該系統(tǒng)對(duì)輸入信號(hào)進(jìn)行了較好的采樣和存儲(chǔ)，還原了波形，達(dá)到了預(yù)期效果。課題研究并且對(duì)設(shè)計(jì)出一種支持多平臺(tái)的新型虛擬儀器系統(tǒng)，具有性能好、使用靈活，節(jié)省成本等特點(diǎn)，具有較高的研究?jī)r(jià)值和現(xiàn)實(shí)意義。
上傳時(shí)間： 2013-04-24
上傳用戶：shwjl
Actel SmartFusion智能混合信號(hào)FPGA在單個(gè)器件中整合了已經(jīng)獲驗(yàn)證且高度靈活的ProASIC?3 FPGA架構(gòu)、先進(jìn)的混合信號(hào)功能以及一個(gè)ARM? Cortex?-M3硬核處理器。SmartFusion能夠?yàn)榍度胧较到y(tǒng)設(shè)計(jì)人員提供了多達(dá)50萬門用戶邏輯、13.8 Kb的通用FPGA RAM、眾多系統(tǒng)外設(shè)和可編程模擬電路，以及一個(gè)包含了100 MHz Cortex-M3處理器(64 Kb SRAM 和 512 Kb閃存)的微控制器子系統(tǒng)(MSS)。
標(biāo)簽： SmartFusion Actel FPGA 智能混合
上傳時(shí)間： 2013-04-24
上傳用戶：00.00
本文論述了嵌入式TCP/IP協(xié)議棧的實(shí)現(xiàn)，介紹了TCP/IP協(xié)議棧的原理，以及硬線實(shí)現(xiàn)TCP/IP協(xié)議棧的意義和應(yīng)用。 第一章為緒論，介紹論文研究的目的、內(nèi)容、意義和國(guó)內(nèi)外研究發(fā)展的現(xiàn)狀。 第二章介紹FPGA設(shè)計(jì)的流程和Verilog HDL設(shè)計(jì)語言。著重介紹了FPGA的代碼輸入、編譯、綜合、仿真和下載等等步驟，并且介紹了FPGA設(shè)計(jì)中使用到的EDA軟件。介紹了Verilog HDL語言的起源，以及Verilog HDL語言的優(yōu)缺點(diǎn)，并與VHDL語言進(jìn)行了簡(jiǎn)單的比較。 第三章介紹嵌入式系統(tǒng)要實(shí)現(xiàn)的經(jīng)過剪裁的TCP/IP協(xié)議棧的內(nèi)容。著重介紹了要實(shí)現(xiàn)的TCP/IP協(xié)議棧的子協(xié)議，包括TCP協(xié)議、UDP協(xié)議、IP協(xié)議、ARP協(xié)議、ICMP協(xié)議。在介紹這些協(xié)議的時(shí)候，介紹了這些協(xié)議的工作原理，以及這些協(xié)議要用到的報(bào)文的格式。 第四章介紹實(shí)現(xiàn)剪裁的TCP/IP協(xié)議棧的實(shí)現(xiàn)，具體介紹的經(jīng)過剪裁的TCP/IP各個(gè)模塊的設(shè)計(jì)工作。這個(gè)部分著重介紹各個(gè)模塊的設(shè)計(jì)方法，實(shí)現(xiàn)各個(gè)模塊的過程。在設(shè)計(jì)完這些模塊后，對(duì)這些模塊的仿真進(jìn)行了仿真。 第五章是全文的總結(jié)，概括了作者在這次畢業(yè)設(shè)計(jì)中的主要工作和課題的意義，同時(shí)指出了進(jìn)一步工作的方向和需要解決的問題。
上傳時(shí)間： 2013-07-04
上傳用戶：leesuper
在數(shù)字通信中，采用差錯(cuò)控制技術(shù)(糾錯(cuò)碼)是提高信號(hào)傳輸可靠性的有效手段，并發(fā)揮著越來越重要的作用。糾錯(cuò)碼主要有分組碼和卷積碼兩種。在碼率和編碼器復(fù)雜程度相同的情況下，卷積碼的性能優(yōu)于分組碼。 卷積碼的譯碼方法主要有代數(shù)譯碼和概率譯碼。代數(shù)譯碼是基于碼的代數(shù)結(jié)構(gòu)；而概率譯碼不僅基于碼的代數(shù)結(jié)構(gòu)，還利用了信道的統(tǒng)計(jì)特性，能充分發(fā)揮卷積碼的特點(diǎn)，使譯碼錯(cuò)誤概率達(dá)到很小。 卷積碼譯碼器的設(shè)計(jì)是由高性能的復(fù)雜譯碼器開始的，對(duì)于概率譯碼最初的序列譯碼，隨著譯碼約束長(zhǎng)度的增加，其譯碼錯(cuò)誤概率可達(dá)到非常小。后來慢慢地向低性能的簡(jiǎn)單譯碼器演化，對(duì)不太長(zhǎng)的約束長(zhǎng)度，維特比(Viterbi)算法是非常實(shí)用的。維特比算法是一種最大似然的譯碼方法。當(dāng)編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時(shí)，Viterbi譯碼算法效率很高，速度很快，譯碼器也較簡(jiǎn)單。 目前，卷積碼在數(shù)傳系統(tǒng)，尤其是在衛(wèi)星通信、移動(dòng)通信等領(lǐng)域已被廣泛應(yīng)用。 本論文對(duì)卷積碼編碼和Viterbi譯碼的設(shè)計(jì)原理及其FPGA實(shí)現(xiàn)方案進(jìn)行了研究。同時(shí)，將交織和解交織技術(shù)應(yīng)用于編碼和解碼的過程中。 首先，簡(jiǎn)要介紹了卷積碼的基礎(chǔ)知識(shí)和維特比譯碼算法的基本原理，并對(duì)硬判決譯碼和軟判決譯碼方法進(jìn)行了比較。其次，討論了交織和解交織技術(shù)及其在糾錯(cuò)碼中的應(yīng)用。然后，介紹了FPGA硬件資源和軟件開發(fā)環(huán)境Quartus Ⅱ，包括數(shù)字系統(tǒng)的設(shè)計(jì)方法和設(shè)計(jì)規(guī)則。再有，對(duì)基于FPGA的維特比譯碼器各個(gè)模塊和相應(yīng)算法實(shí)現(xiàn)、優(yōu)化進(jìn)行了研究。最后，在Quartus Ⅱ平臺(tái)上對(duì)硬判決譯碼和軟判決譯碼以及有無交織等不同情況進(jìn)行了仿真，并根據(jù)仿真結(jié)果分析了維特比譯碼器的性能。 分析結(jié)果表明，系統(tǒng)的誤碼率達(dá)到了設(shè)計(jì)要求，從而驗(yàn)證了譯碼器設(shè)計(jì)的可靠性，所設(shè)計(jì)基于FPGA的并行Viterbi譯碼器適用于高速數(shù)據(jù)傳輸?shù)膱?chǎng)合。
上傳時(shí)間： 2013-04-24
上傳用戶：tedo811
本文對(duì)嵌入硬核的FPGA布線通道寬度分布和改進(jìn)FPGA布局算法進(jìn)行了研究。文章在嵌入硬核的FPGA布線通道寬度分布研究中，引入了四種架構(gòu)，其布線通道寬度分布函數(shù)分別為均勻、脈沖、高斯和三角分布。通過修改VPR工具的源代碼，使平臺(tái)適用于具有嵌入硬核的FPGA架構(gòu)，利用MCNC基準(zhǔn)電路來測(cè)試這四種架構(gòu)的性能。實(shí)驗(yàn)結(jié)果表明：在以網(wǎng)線平均長(zhǎng)度作為指標(biāo)的測(cè)試中，通道寬度均勻分布的架構(gòu)具有更短的布線長(zhǎng)度、更優(yōu)的性能。
上傳時(shí)間： 2013-06-01
上傳用戶：JGR2013
擴(kuò)頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比，具有很強(qiáng)的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優(yōu)點(diǎn)。在近年來得到了迅速的發(fā)展。本論文主要討論和實(shí)現(xiàn)了基于FPGA的直接序列擴(kuò)頻信號(hào)的解擴(kuò)解調(diào)處理。論文對(duì)該直擴(kuò)通信系統(tǒng)和FPGA設(shè)計(jì)方法進(jìn)行了相關(guān)研究，最后用Altera公司的最新的FPGA開發(fā)平臺(tái)Quarus Ⅱ5.0實(shí)現(xiàn)了相關(guān)設(shè)計(jì)。 整個(gè)系統(tǒng)分為兩個(gè)部分，發(fā)送部分和接收部分。發(fā)送部分主要有串并轉(zhuǎn)換、差分卷積編碼、PN碼擴(kuò)頻、QPSK調(diào)制、成型濾波等模塊。接收部分主要有前端抗干擾、數(shù)字下變頻、解擴(kuò)解調(diào)等模塊。 論文首先介紹了擴(kuò)頻通信系統(tǒng)的特點(diǎn)以及相關(guān)技術(shù)的國(guó)內(nèi)外發(fā)展現(xiàn)狀，并介紹了本論文的研究思路和內(nèi)容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結(jié)合實(shí)際需要，設(shè)計(jì)了一種零中頻DSSS解調(diào)解擴(kuò)方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數(shù)字外差調(diào)制的自適應(yīng)陷波器來進(jìn)行前端窄帶干擾抑制處理，用基于自適應(yīng)門限技術(shù)的滑動(dòng)相關(guān)捕獲和分時(shí)復(fù)用單相關(guān)器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環(huán)來減少載波提取的算法復(fù)雜度，用改進(jìn)型CORDIC算法實(shí)現(xiàn)NCO來方便的進(jìn)行擴(kuò)展。 接著，論文給出了系統(tǒng)總體設(shè)計(jì)和發(fā)送及接受子系統(tǒng)的各個(gè)功能模塊的實(shí)現(xiàn)分析以及在Quartus Ⅱ5.0上的實(shí)現(xiàn)細(xì)節(jié)，給出了仿真結(jié)果。 然后論文介紹了整個(gè)系統(tǒng)的硬件電路設(shè)計(jì)和它在真實(shí)系統(tǒng)中連機(jī)調(diào)試所得到的測(cè)試結(jié)果，結(jié)果表明該系統(tǒng)具有性能穩(wěn)定，靈活性好，生產(chǎn)調(diào)試容易，體積小，便于升級(jí)等特點(diǎn)并且達(dá)到課題各項(xiàng)指標(biāo)的要求。 最后是對(duì)論文工作的一些總結(jié)和對(duì)今后工作的展望。
標(biāo)簽： FPGA 調(diào)制解調(diào)器
上傳時(shí)間： 2013-05-23
上傳用戶：磊子226
隨著存儲(chǔ)技術(shù)的迅速發(fā)展，存儲(chǔ)業(yè)務(wù)需求的不斷增長(zhǎng)，獨(dú)立的磁盤冗余陣列可利用多個(gè)磁盤并行存取提高存儲(chǔ)系統(tǒng)的性能。磁盤陣列技術(shù)采用硬件和軟件兩種方式實(shí)現(xiàn)，軟件RAID（Redundant Array of Independent Disks）主要利用操作系統(tǒng)提供的軟件實(shí)現(xiàn)磁盤冗余陣列功能，對(duì)系統(tǒng)資源利用率高，節(jié)省成本。硬件RAID將大部分RAID功能集成到一塊硬件控制器中，系統(tǒng)資源占用率低，可移植性好。 分析了軟件RAID的性能瓶頸，使用硬件直接完成部分計(jì)算提高軟件RAID性能。針對(duì)RAID5采用FPGA（Field Programmable Gate Array）技術(shù)實(shí)現(xiàn)RAID控制器硬件設(shè)計(jì)，完成磁盤陣列啟動(dòng)、數(shù)據(jù)緩存（Cache）以及數(shù)據(jù)XOR校驗(yàn)等功能。基于硬件RAID的理論，提出一種基于Virtex-4的硬件RAID控制器的系統(tǒng)設(shè)計(jì)方案：獨(dú)立微處理器和較大容量的內(nèi)存；實(shí)現(xiàn)RAID級(jí)別遷移，在線容量擴(kuò)展，在線數(shù)據(jù)熱備份等高效、用戶可定制的高級(jí)RAID功能；利用Virtex-4內(nèi)置硬PowerPC完成RAID服務(wù)器部分配置和管理工作，運(yùn)行Linux操作系統(tǒng)、RAID管理軟件等。控制器既可以作為RAID控制卡在服務(wù)器上使用，也可作為一個(gè)獨(dú)立的系統(tǒng)，成為磁盤陣列的調(diào)試平臺(tái)。 隨著集成電路的發(fā)展，芯片的體積越來越小，電路的布局布線密度越來越大，信號(hào)的工作頻率也越來越高，高速電路的傳輸線效應(yīng)和信號(hào)完整性問題越來越明顯。RAID控制器屬于高速電路的范疇，在印刷電路板（Printed Circuit Block, PCB）實(shí)現(xiàn)時(shí)分別從疊層設(shè)計(jì)、布局、電源完整性、阻抗匹配和串?dāng)_等方面考慮了信號(hào)完整性問題，并基于IBIS（I/O Buffer Information Specification）模型進(jìn)行了信號(hào)完整性分析及仿真。
上傳時(shí)間： 2013-04-24
上傳用戶：jeffery
可編程控制器PLC以抗擾性強(qiáng)、可靠性高和編程靈活等特點(diǎn)在工業(yè)上得到廣泛應(yīng)用，為了優(yōu)化PLC系統(tǒng)設(shè)計(jì)，介紹一種基于MCS．51單片機(jī)的PLC仿真器，并給出了硬、軟件設(shè)計(jì)與實(shí)現(xiàn)方法。編程設(shè)計(jì)主要包括監(jiān)控主
標(biāo)簽： MCS PLC 51單片機(jī) 仿真器
上傳時(shí)間： 2013-07-07
上傳用戶：yzhl1988
本文介紹了一種利用MCS一51單片機(jī)技術(shù)研制的對(duì)鋼筋張力及拉伸長(zhǎng)度進(jìn)行測(cè)量的系統(tǒng) 并對(duì)該系統(tǒng)的功能、硬軟件實(shí)現(xiàn)進(jìn)行了詳細(xì)的介紹。工程實(shí)踐表明：該系統(tǒng)測(cè)量準(zhǔn)確、可靠、方便，能夠在實(shí)際工程中加以推廣應(yīng)用。
標(biāo)簽： MCS 51單片機(jī) 預(yù)應(yīng)力 張拉儀
上傳時(shí)間： 2013-04-24
上傳用戶：shwjl
金屬氧化物壓敏電阻器（MOV）,簡(jiǎn)稱為壓敏電阻器,它以其優(yōu)越的非線性伏安特性，廣泛用作線路、設(shè)備及元器件的過電壓保護(hù)和浪涌吸收元件。MOV 雖有卓越的功能和作用，但是它在各種應(yīng)力的作用下,總是會(huì)失效的
標(biāo)簽： 合金 壓敏電阻 產(chǎn)品說明書 溫度保險(xiǎn)絲
上傳時(shí)間： 2013-05-18
上傳用戶：xinyuzhiqiwuwu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
