基于PowerPC處理器硬核的片上可編程系統應用的設計及驗證
標簽： PowerPC 處理器 可編程 系統應用
上傳時間： 2014-01-09
上傳用戶：kiklkook
viterbi硬判決的程序，包括繪制信能曲線圖等。基于matlab實現
標簽： viterbi 程序
上傳時間： 2014-12-06
上傳用戶：電子世界
www.easyjf.com 簡易java框架--簡易、實用才是硬道理!
標簽： easyjf java www com
上傳時間： 2016-01-14
上傳用戶：450976175
包括RS碼的編碼,硬(BM)/軟(KV)譯碼,AWGN信道調制解調仿真. 具體采用何種編譯碼方案和調制解調方式可在Profile.txt文件中指定(內有詳細說明). 且擴展性極好,容易向其中加入新的調制/解調函數和編/譯碼函數(具體說明今后會補上)
標簽： Profile AWGN txt 調制解調
上傳時間： 2013-12-13
上傳用戶：dapangxie
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳時間： 2016-01-18
上傳用戶：agent
Nios入門實驗程序問題整理 好不容易搜集起來的啊 動手才是硬道理
標簽： Nios 實驗 程序
上傳時間： 2016-01-21
上傳用戶：13517191407
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
以 parallel port 連接硬體電路，達成周邊控制。
標簽： parallel port 連接 電路
上傳時間： 2013-12-27
上傳用戶：zhliu007
第一章 數字信號處理、計算、程序、算法和硬線邏輯的基本概念 第二章 Verilog HDL設計方法概述 第三章 Verilog HDL的基本語法 第四章 不同抽象級別的Verilog HDL模型 第五章 基本運算邏輯和它們的Verilog HDL模型 第六章 運算和數據流動控制邏輯 第七章 有限狀態機和可綜合風格的Verilog HDL
標簽： Verilog HDL 數字信號處理 基本概念
上傳時間： 2016-02-08
上傳用戶：ardager
這是一個采用中斷方式的信號采集程序。它采用硬中斷方式共有48路信號輸入通道，可以采集電壓信號。0MA-10MA的電流信號
標簽： 中斷方式 信號采集 信號輸入 程序
上傳時間： 2013-12-16
上傳用戶：zhyiroy
蟲蟲下載站版權所有 京ICP備2021023401號-1
