介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準電路。本文在原有Banba帶隙基準電路的基礎上，通過采用共源共柵電流鏡結構和引入負反饋環路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結果表明：在-40~100 ℃的溫度范圍內，輸出電壓擺動僅為1.7 mV，在低頻時達到100 dB以上的電源抑制比（PSRR），整個電路功耗僅僅只有30 μA?？梢院芎玫貞迷诘凸母唠娫匆种票鹊腖DO芯片設計中。
標簽：
CMOS
高電源抑制
帶隙基準
電壓源
上傳時間：
2013-10-27
上傳用戶：thesk123
