簡單電子琴的51單片機程序 #include<reg51.h> //包含51單片機寄存器定義的頭文件 sbit P14=P1^4; //將P14位定義為P1.4引腳 sbit P15=P1^5; //將P15位定義為P1.5引腳 sbit P16=P1^6; //將P16位定義為P1.6引腳 sbit P17=P1^7; //將P17位定義為P1.7引腳 unsigned char keyval; //定義變量儲存按鍵值 sbit sound=P2^0; //將sound定義為P2.0 unsigned int C; //全局變量，儲存定時器的定時常數 unsigned int f; //全局變量，儲存音階的頻率 //以下是C調低音的音頻宏定義 #define l_dao 262 //將“l_dao”宏定義為低音“1”的頻率262Hz #define l_re 294 //將“l_re” 宏定義為低音“2”的頻率294Hz #define l_mi 330 //將“l_mi” 宏定義為低音“3”的頻率330Hz #define l_fa 349 //將“l_fa” 宏定義為低音“4”的頻率349Hz #define l_sao 392 //將“l_sao”宏定義為低音“5”的頻率392Hz #define l_la 440 //將“l_la” 宏定義為低音“6”的頻率440Hz #define l_xi 494 //將“l_xi” 宏定義為低音“7”的頻率494Hz //以下是C調中音的音頻宏定義 #define dao 523 //將“dao”宏定義為低音“1”的頻率Hz #define re 587 //將“re” 宏定義為低音“2”的頻率Hz #define mi 659 //將“mi” 宏定義為低音“3”的頻率Hz #define fa 698 //將“fa” 宏定義為低音“4”的頻率Hz #define sao 784 //將“sao”宏定義為低音“5”的頻率Hz #define la 880 //將“la” 宏定義為低音“6”的頻率Hz #define xi 988 //將“xi” 宏定義為低音“7”的頻率Hz
上傳時間： 2013-11-09
上傳用戶：tian126vip
//------------------------------------------------------------------------------------//此程序為ADC轉換程序，可以選擇向ADC0BUSY寫1或用定時器0,1,2,3作為ADC的啟動信號。////------------------------------------------------------------------------------------//頭文件定義//------------------------------------------------------------------------------------//#include <c8051f330.h> #include <stdio.h> //-----------------------------------------------------------------------------// 定義16位特殊功能寄存器//----------------------------------------------------------------------------- sfr16 ADC0 = 0xbd; sfr16 TMR0RL = 0xca; sfr16 TMR1RL = 0xca; sfr16 TMR2RL =0xca; sfr16 TMR3RL =0xca; sfr16 TMR0 = 0xCC; sfr16 TMR1 = 0xCC; sfr16 TMR2 = 0xcc; sfr16 TMR3 = 0xcc; //-----------------------------------------------------------------------------// 全局變量定義//-----------------------------------------------------------------------------char i;int result; //-----------------------------------------------------------------------------//定義常量//-----------------------------------------------------------------------------#define SYSCLK 49000000 #define SAMPLE_RATE 50000 //------------------------------------------------------------------------------------// 定義函數//------------------------------------------------------------------------------------void SYSCLK_Init (void);void PORT_Init (void);void Timer0_Init (int counts);void Timer1_Init (int counts);void Timer2_Init (int counts);void Timer3_Init (int counts);void ADC0_Init(void);void ADC0_ISR (void);void ADC0_CNVS_ADC0h(void);//------------------------------------------------------------------------------------// 主程序//------------------------------------------------------------------------------------ void main (void) { int ADCRESULT[50] ; int k; PCA0MD &= ~0x40; // 禁止看門狗 SYSCLK_Init (); PORT_Init (); Timer0_Init (SYSCLK/SAMPLE_RATE); //Timer1_Init (SYSCLK/SAMPLE_RATE); //選擇相應的啟動方式 //Timer2_Init (SYSCLK/SAMPLE_RATE); //Timer3_Init (SYSCLK/SAMPLE_RATE); ADC0_Init(); EA=1; while(1) { //ADC0_CNVS_ADC0h(); k=ADC0; ADCRESULT[i]=result; //此處設斷點，觀察ADCRESULT的結果 } }
上傳時間： 2013-10-13
上傳用戶：SimonQQ
Verilog_HDL的基本語法詳解（夏宇聞版）:Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言也是一種結構描述的語言。這也就是說，既可以用電路的功能描述也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。Verilog模型可以是實際電路的不同級別的抽象。這些抽象的級別和它們對應的模型類型共有以下五種： 系統級（system）：用高級語言結構實現設計模塊的外部性能的模型。 算法級（algorithm）：用高級語言結構實現設計算法的模型。 RTL級（Register Transfer Level）：描述數據在寄存器之間流動和如何處理這些數據的模型。 門級（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關級（switch-level）：描述器件中三極管和儲存節點以及它們之間連接的模型。 一個復雜電路系統的完整Verilog HDL模型是由若干個Verilog HDL模塊構成的，每一個模塊又可以由若干個子模塊構成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設計的模塊交互的現存電路或激勵信號源。利用Verilog HDL語言結構所提供的這種功能就可以構造一個模塊間的清晰層次結構來描述極其復雜的大型設計，并對所作設計的邏輯電路進行嚴格的驗證。 Verilog HDL行為描述語言作為一種結構化和過程性的語言，其語法結構非常適合于算法級和RTL級的模型設計。這種行為描述語言具有以下功能： · 可描述順序執行或并行執行的程序結構。 · 用延遲表達式或事件表達式來明確地控制過程的啟動時間。 · 通過命名的事件來觸發其它過程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環程序結構。 · 提供了可帶參數且非零延續時間的任務（task）程序結構。 · 提供了可定義新的操作符的函數結構（function）。 · 提供了用于建立表達式的算術運算符、邏輯運算符、位運算符。 · Verilog HDL語言作為一種結構化的語言也非常適合于門級和開關級的模型設計。因其結構化的特點又使它具有以下功能： - 提供了完整的一套組合型原語（primitive）; - 提供了雙向通路和電阻器件的原語; - 可建立MOS器件的電荷分享和電荷衰減動態模型。 Verilog HDL的構造性語句可以精確地建立信號的模型。這是因為在Verilog HDL中，提供了延遲和輸出強度的原語來建立精確程度很高的信號模型。信號值可以有不同的的強度，可以通過設定寬范圍的模糊值來降低不確定條件的影響。 Verilog HDL作為一種高級的硬件描述編程語言，有著類似C語言的風格。其中有許多語句如：if語句、case語句等和C語言中的對應語句十分相似。如果讀者已經掌握C語言編程的基礎，那么學習Verilog HDL并不困難，我們只要對Verilog HDL某些語句的特殊方面著重理解，并加強上機練習就能很好地掌握它，利用它的強大功能來設計復雜的數字邏輯電路。下面我們將對Verilog HDL中的基本語法逐一加以介紹。
標簽： Verilog_HDL
上傳時間： 2014-12-04
上傳用戶：cppersonal
X9241概述X9241是XICOR公司生產的、把4個E2POT數字電位器集成在單片的CMOS集成電路上的一種數字電位器。它包含4個電阻陣列，每個陣列包含63個電阻單元，在每個單元之間和2個端點之間都有被滑動單元訪問的抽頭點?；瑒訂卧陉嚵兄械奈恢糜捎脩敉ㄟ^2線串行總線接口控制。每個電阻陣列與1個滑動端計數寄存器（WCR）和4個8位數據寄存器聯系在一起。這4個數據寄存器可由用戶直接寫入和讀出。WCR的內容控制滑動端在電阻陣列中的位置，其功能框圖如圖1所示。X9241工作原理 X9241支持雙向總線的定向規約，是一個從屬器件。它的高4位地址為0101（器件類型辨識符），低4位地址由A3~A0輸入端狀態決定。在SDA線上的數據只有在SCL為低期間才能改變狀態。當SCL為高時，SDA狀態的改變用來表示開始和終止條件（開始條件：SCL為高時，SDA由高至低的跳變；終止條件：SCL為高時，SDA由低至高的跳變）。送給X9241的所有命令都由開始條件引導，在其后輸出X9241從器件的地址。X9241把串行數據流與該器件的地址比較，若地址比較成功，則作出一個應答響應。送到X9241的下一個字節包括指令及寄存器指針的信息，高4位為指令，低4位用來指出4個電位器中的1個及4個輔助寄存器中的1個。
上傳時間： 2014-01-18
上傳用戶：黃酒配奶茶
直線、圓等圖形函數的匯編語言實現 本例所用的繪圖函數均采用堆棧的方法傳遞參數，可以和C語言接口。畫點的函數采用直接寫顯存的方法。為了直接由CPU數據確定像素顏色，而不使用位屏蔽寄存器或置位/重置寄存器，采用了VGA的寫模式2方式。直線和圓的算法均采用Bresenham算法實現，其實現過程及堆棧狀態均有較詳細的說明。最后，將繪圖函數用宏封裝了起來，便于主程序中調用。當然，主程序中也可直接將參數壓入堆棧。其實在較高版本的編譯程序中，可以用PROTO偽指令定義函數原型，再用INVOKE偽指令調用。
上傳時間： 2013-12-20
上傳用戶：hgy9473
//串行驅動led顯示， //一個74hc595位移寄存器驅動三極管驅動led位， //兩個74hc595驅動led段，方式位5位x8段x2=10個數碼管 //5分頻，每次掃描時間位1.25ms //定義特殊符號
上傳時間： 2015-03-30
上傳用戶：海陸空653
交通燈： 1. 因為本設計是交通燈的控制，所以要先了解實際交通燈的變化規律。假設一個十字路口為東西南北走向。初始狀態0為東西紅燈，南北紅燈。然后轉狀態1南北綠燈通車，東西紅燈。過一段時間轉狀態2，南北綠燈閃幾次轉亮黃燈，延時幾秒，東西仍然紅燈。再轉狀態3，東西綠燈通車，南北紅燈。過一段時間轉狀態4，東西綠燈閃幾次轉亮黃燈，延時幾秒，南北依然紅燈。最后循環至狀態1。 2. 雙色LED是由一個紅色LED管芯和一個綠色管芯封裝在一起，公用負端。當紅色正端加高電平，綠色正端加低電平，紅燈亮；紅色正端加低電平，綠色正端加高電平，綠燈亮；兩端都加高電平，黃燈亮。 急救車和交通燈： 中斷服務程序的關鍵是：1. 保護進入中斷時的狀態，并在推出中斷之前恢復進入時的狀態；2. 必須在中斷程序中設定是否允許中斷重入，即設置EX0位。 本設計使用了INT0中斷，一般中斷程序進入時應保護 PSW，ACC以及中斷程序使用但非其專用的寄存器。本設計中的INT0程序保護了PSW，ACC，2等三個寄存器并且在退出前恢復了這三個寄存器。另外中斷程序中涉及到關鍵數據的設置時應關中斷，及設置時不允許重入。本設計中沒有涉及這種情況。 name:trled1.asm trled2.asm
上傳時間： 2014-01-05
上傳用戶：凌云御清風
CAN的調試程序。CAN的初始化重要包括下面幾個方面。RXB0SIDH，RXB0SIDL，RXB0MIDH，RXB0MIDL。這是接收過濾器。TXB0SIDH，TXB0SIDL，TXB0DLC，這是發送標志位。還有波特率寄存器。操作模式為 正常模式。
上傳時間： 2013-12-22
上傳用戶：dsgkjgkjg
利用8031串行口，和并行輸出串行移位寄存器74LS164，擴展一位數碼顯示在數碼顯示器上循環顯示0-9這10個數字
上傳時間： 2014-01-20
上傳用戶：三人用菜
ATmega128L單片機 數據手冊 ATmega128L微控制器，它是采用低功耗COMS工藝生產的基于RISC結構的8位微控制器，是目前AVR系列中功能最強大的單片機。AVR核將32個工作寄存器和豐富的指令集聯結在一起，所有的工作寄存器都與ALU直接相連，實現了在一個時鐘周期內執行單條指令的同時訪問兩個獨立寄存器的操作，具有良好的性價比。
上傳時間： 2013-12-26
上傳用戶：skhlm
<center id="o2g22"></center>
