LCD為LCM161（HD44780驅動器）字符顯示器驅動程序 ;說明：本LCD為LCM161（HD44780驅動器）字符顯示器. ;接線：LCD D0-D8(PIN7-14) 對映用戶板P0.0--P0.7 ; LCD VSS(PIN1) 接 GND,VDD(PIN2)接+5V,LCD驅動電源V0(PIN3)接可調電阻ADJ,調節亮度 ; LCD寄存器選擇RS(PIN4)接P2.0,讀寫選擇R/W(PIN5)接P2.1,使能端EN(PIN6)接P2.2(高電平有效) ;本程序采用I/O口模仿總線時序,故無需做任何硬件擴展.屏幕顯示:"I'm SuperICES! ",
上傳時間： 2013-10-17
上傳用戶：ssz1990
摘 要：單片機多機通訊一般采用串行總線方式，但在通訊距離短，通訊數據量大，通訊速率高的場合也會用到多機并行通訊。本文介紹一種采用簡單邏輯電路實現單片機多機并行通訊的方法。關鍵詞：并行通訊，三態緩沖寄存器，雙端口存儲器，總線隔離1、 簡介本文介紹的單片機多機并行通訊系統，使用89C51作為主機，多片89C2051作為從機。（89C2051為20腳300MIL封裝，帶有2K FLASH E2PROM的單片機，除了少了兩個并口外，具備MCS-51系列單片機所有功能。因為其體積小，功能強，必將在單片機應用領域內廣泛使用）。這種并行通訊方法適用于在多站點，多層次的檢測和控制系統中充當通信控制器的角色；也適合于用作單片機串行口擴充電路。
上傳時間： 2013-10-31
上傳用戶：hxy200501
pic單片機實用教程(提高篇)以介紹PIC16F87X型號單片機為主，并適當兼顧PIC全系列，共分9章，內容包括：存儲器；I/O端口的復位功能；定時器/計數器TMR1；定時器TMR2；輸入捕捉/輸出比較/脈寬調制CCP；模/數轉換器ADC；通用同步/異步收發器USART；主控同步串行端口MSSP：SPI模式和I2C模式。突出特點：通俗易懂、可讀性強、系統全面、學練結合、學用并重、實例豐富、習題齊全。＜br＞本書作為Microchip公司大學計劃選擇用書，可廣泛適用于初步具備電子技術基礎和計算機知識基礎的學生、教師、單片機愛好者、電子制作愛好者、電器維修人員、電子產品開發設計者、工程技術人員閱讀。本教程全書共分2篇，即基礎篇和提高篇，分2冊出版，以適應不同課時和不同專業的需要，也為教師和讀者增加了一種可選方案。 第1章 EEPROM數據存儲器和FIASH程序存儲器1.1 背景知識1.1.1 通用型半導體存儲器的種類和特點1.1.2 PIC單片機內部的程序存儲器1.1.3 PIC單片機內部的EEPROM數據存儲器1.1.4 PIC16F87X內部EEPROM和FIASH操作方法1.2 與EEPROM相關的寄存器1.3 片內EEPROM數據存儲器結構和操作原理1.3.1 從EEPROM中讀取數據1.3.2 向EEPROM中燒寫數據1.4 與FLASH相關的寄存器1.5 片內FLASH程序存儲器結構和操作原理1.5.1 讀取FLASH程序存儲器1.5.2 燒寫FLASH程序存儲器1.6 寫操作的安全保障措施1.6.1 寫入校驗方法1.6.2 預防意外寫操作的保障措施1.7 EEPROM和FLASH應用舉例1.7.1 EEPROM的應用1.7.2 FIASH的應用思考題與練習題第2章 輸入/輸出端口的復合功能2.1 RA端口2.1.1 與RA端口相關的寄存器2.1.2 電路結構和工作原理2.1.3 編程方法2.2 RB端口2.2.1 與RB端口相關的寄存器2.2.2 電路結構和工作原理2.2.3 編程方法2.3 RC端口2.3.1 與RC端口相關的寄存器2.3.2 電路結構和工作原理2.3.3 編程方法2.4 RD端口2.4.1 與RD端口相關的寄存器2.4.2 電路結構和工作原理2.4.3 編程方法2.5 RE端口2.5.1 與RE端口相關的寄存器2.5.2 電路結構和工作原理2.5.3 編程方法2.6 PSP并行從動端口2.6.1 與PSP端口相關的寄存器2.6.2 電路結構和工作原理2.7 應用舉例思考題與練習題第3章 定時器/計數器TMR13.1 定時器/計數器TMR1模塊的特性3.2 定時器/計數器TMR1模塊相關的寄存器3.3 定時器/計數器TMR1模塊的電路結構3.4 定時器/計數器TMR1模塊的工作原理3.4.1 禁止TMR1工作3.4.2 定時器工作方式3.4.3 計數器工作方式3.4.4 TMR1寄存器的賦值與復位3.5 定時器/計數器TMR1模塊的應用舉例思考題與練習題第4章 定時器TMR24.1 定時器TMR2模塊的特性4.2 定時器TMR2模塊相關的寄存器4.3 定時器TMR2模塊的電路結構4.4 定時器TMR2模塊的工作原理4.4.1 禁止TMR2工作4.4.2 定時器工作方式4.4.3 寄存器TMR2和PR2以及分頻器的復位4.4.4 TMR2模塊的初始化編程4.5 定時器TMR2模塊的應用舉例思考題與練習題第5章 輸入捕捉/輸出比較/脈寬調制CCP5.1 輸入捕捉工作模式5.1.1 輸入捕捉摸式相關的寄存器5.1.2 輸入捕捉模式的電路結構5.1.3 輸入捕捉摸式的工作原理5.1.4 輸入捕捉摸式的應用舉例5.2 輸出比較工作模式5.2.1 輸出比較模式相關的寄存器5.2.2 輸出比較模式的電路結構5.2.3 輸出比較模式的工作原理5.2.4 輸出比較模式的應用舉例5.3 脈寬調制輸出工作模式5.3.1 脈寬調制模式相關的寄存器5.3.2 脈寬調制模式的電路結構5.3.3 脈寬調制模式的工作原理5.3.4 脈定調制模式的應用舉例5.4 兩個CCP模塊之間相互關系思考題與練習題第6章 模/數轉換器ADC6.1 背景知識6.1.1 ADC種類與特點6.1.2 ADC器件的工作原理6.2 PIC16F87X片內ADC模塊6.2.1 ADC模塊相關的寄存器6.2.2 ADC模塊結構和操作原理6.2.3 ADC模塊操作時間要求6.2.4 特殊情況下的A/D轉換6.2.5 ADC模塊的轉換精度和分辨率6.2.6 ADC模塊的內部動作流程和傳遞函數6.2.7 ADC模塊的操作編程6.3 PIC16F87X片內ADC模塊的應用舉例思考題與練習題第7章 通用同步/異步收發器USART7.1 串行通信的基本概念7.1.1 串行通信的兩種基本方式7.1.2 串行通信中數據傳送方向7.1.3 串行通信中的控制方式7.1.4 串行通信中的碼型、編碼方式和幀結構7.1.5 串行通信中的檢錯和糾錯方式7.1.6 串行通信組網方式7.1.7 串行通信接口電路和參數7.1.8 串行通信的傳輸速率7.2 PIC16F87X片內通用同步/異步收發器USART模塊7.2.1 與USART模塊相關的寄存器7.2.2 USART波特率發生器BRG7.2.3 USART模塊的異步工作方式7.2.4 USART模塊的同步主控工作方式7.2.5 USART模塊的同步從動工作方式7.3 通用同步/異步收發器USART的應用舉例思考題與練習題第8章 主控同步串行端口MSSP——SPI模式8.1 SPI接口的背景知識8.1.1 SPI接口信號描述8.1.2 基于SPI的系統構成方式8.1.3 SPI接口工作原理8.1.4 兼容的MicroWire接口8.2 PIC16F87X的SPI接口8.2.1 SPI接口相關的寄存器8.2.2 SPI接口的結構和操作原理8.2.3 SPI接口的主控方式8.2.4 SPI接口的從動方式8.3 SPI接口的應用舉例思考題與練習題第9章 主控同步串行端口MSSP——I（平方）C模式9.1 I（平方）C總線的背景知識9.1.1 名詞術語9.1.2 I（平方）C總線的技術特點9.1.3 I（平方）C總線的基本工作原理9.1.4 I（平方）C總線信號時序分析9.1.5 信號傳送格式9.1.6 尋址約定9.1.7 技術參數9.1.8 I（平方）C器件與I（平方）C總線的接線方式9.1.9 相兼容的SMBus總線9.2 與I（平方）C總線相關的寄存器9.3 典型信號時序的產生方法9.3.1 波特率發生器9.3.2 啟動信號9.3.3 重啟動信號9.3.4 應答信號9.3.5 停止信號9.4 被控器通信方式9.4.1 硬件結構9.4.2 被主控器尋址9.4.3 被控器接收——被控接收器9.4.4 被控器發送——被控發送器9.4.5 廣播式尋址9.5 主控器通信方式9.5.1 硬件結構9.5.2 主控器發送——主控發送器9.5.3 主控器接收——主控接收器9.6 多主通信方式下的總線沖突和總線仲裁9.6.1 發送和應答過程中的總線沖突9.6.2 啟動過程中的總線沖突9.6.3 重啟動過程中的總線沖突9.6.4 停止過程中的總線沖突9.7 I（平方）C總線的應用舉例思考題與練習題附錄A 包含文件P16F877.INC附錄B 新版宏匯編器MPASM偽指令總表參考文獻
上傳時間： 2013-12-14
上傳用戶：xiaoyuer
AVR Studio 幫助文件中文翻譯，網友翻譯的AVR Studio軟件里面的幫助文件。轉自“我們的AVR”網站，在此表示感謝。 圖元文件（metafile） 以.emf為擴展名的文件。是下面各種結構的基本組成部分，可以用來讓AVR LCD編輯器設計軟件模擬顯示器。它可以是一個段或者一個圖像。您不能直接用AVR LCD編輯器生成一個這樣的圖元文件。但是可以使用第三方軟件。Companion Software的Metafile Companion和Microsoft Visio 就是兩個讓用戶自己定義圖元文件的軟件。在市場上有好多更簡單，更便宜的轉換軟件支持gif，jpeg，bmp等的文件轉換成.emf文件。 (例如：www.harmware.com 網站上的Batch Thumb 、和www.irfanview.com網站上的IrfanView). 段（segment）這是軟件模擬顯示器的一部分。用LCD編輯器您可以分配所有的段對應到實際的LCD寄存器的位上。段被存成.emf文件。圖像（image）被用作背景圖像和外圍圖像的圖元文件。充當所有段的布景。這些對象是“靜態”的，不對任何LCD寄存器值有反映。圖像也被存成.emf文件。 模擬顯示器（display）多層的元文件和圖像的組合。它包含LCD 寄存器的分配信息。用XML格式保存成.dis文件。組（group）為了簡化設計，需要頻繁的保存使用段。組就是同一層中一些段（圖元文件）的集合。它的設計沒有實際的限制，但是不能包括靜態圖像（背景/前景）。最典型的組就是7段碼數字字型。組只是理論的設計工具，在最終的模擬顯示器文件中是沒有組存在的。組用擴展名為.pri 的文件保存。 對象（object）對包括以上各個元件的各種事物的稱謂的術語。模擬顯示器文件（display file）以.dis為擴展名的XML類型的文件。包含了所有的關于顯示器的信息。
上傳時間： 2013-10-31
上傳用戶：paladin
九.輸入/輸出保護為了支持多任務，80386不僅要有效地實現任務隔離，而且還要有效地控制各任務的輸入/輸出，避免輸入/輸出沖突。本文將介紹輸入輸出保護。 這里下載本文源代碼。 <一>輸入/輸出保護80386采用I/O特權級IPOL和I/O許可位圖的方法來控制輸入/輸出，實現輸入/輸出保護。 1.I/O敏感指令輸入輸出特權級(I/O Privilege Level)規定了可以執行所有與I/O相關的指令和訪問I/O空間中所有地址的最外層特權級。IOPL的值在如下圖所示的標志寄存器中。 標 志寄存器 BIT31—BIT18 BIT17 BIT16 BIT15 BIT14 BIT13—BIT12 BIT11 BIT10 BIT9 BIT8 BIT7 BIT6 BIT5 BIT4 BIT3 BIT2 BIT1 BIT0 00000000000000 VM RF 0 NT IOPL OF DF IF TF SF ZF 0 AF 0 PF 1 CF I/O許可位圖規定了I/O空間中的哪些地址可以由在任何特權級執行的程序所訪問。I/O許可位圖在任務狀態段TSS中。 I/O敏感指令 指令 功能 保護方式下的執行條件 CLI 清除EFLAGS中的IF位 CPL<=IOPL STI 設置EFLAGS中的IF位 CPL<=IOPL IN 從I/O地址讀出數據 CPL<=IOPL或I/O位圖許可 INS 從I/O地址讀出字符串 CPL<=IOPL或I/O位圖許可 OUT 向I/O地址寫數據 CPL<=IOPL或I/O位圖許可 OUTS 向I/O地址寫字符串 CPL<=IOPL或I/O位圖許可 上表所列指令稱為I/O敏感指令，由于這些指令與I/O有關，并且只有在滿足所列條件時才可以執行，所以把它們稱為I/O敏感指令。從表中可見，當前特權級不在I/O特權級外層時，可以正常執行所列的全部I/O敏感指令；當特權級在I/O特權級外層時，執行CLI和STI指令將引起通用保護異常，而其它四條指令是否能夠被執行要根據訪問的I/O地址及I/O許可位圖情況而定(在下面論述)，如果條件不滿足而執行，那么將引起出錯碼為0的通用保護異常。 由于每個任務使用各自的EFLAGS值和擁有自己的TSS，所以每個任務可以有不同的IOPL，并且可以定義不同的I/O許可位圖。注意，這些I/O敏感指令在實模式下總是可執行的。 2.I/O許可位圖如果只用IOPL限制I/O指令的執行是很不方便的，不能滿足實際要求需要。因為這樣做會使得在特權級3執行的應用程序要么可訪問所有I/O地址，要么不可訪問所有I/O地址。實際需要與此剛好相反，只允許任務甲的應用程序訪問部分I/O地址，只允許任務乙的應用程序訪問另一部分I/O地址，以避免任務甲和任務乙在訪問I/O地址時發生沖突，從而避免任務甲和任務乙使用使用獨享設備時發生沖突。 因此，在IOPL的基礎上又采用了I/O許可位圖。I/O許可位圖由二進制位串組成。位串中的每一位依次對應一個I/O地址，位串的第0位對應I/O地址0，位串的第n位對應I/O地址n。如果位串中的第位為0，那么對應的I/O地址m可以由在任何特權級執行的程序訪問；否則對應的I/O地址m只能由在IOPL特權級或更內層特權級執行的程序訪問。如果在I/O外層特權級執行的程序訪問位串中位值為1的位所對應的I/O地址，那么將引起通用保護異常。 I/O地址空間按字節進行編址。一條I/O指令最多可涉及四個I/O地址。在需要根據I/O位圖決定是否可訪問I/O地址的情況下，當一條I/O指令涉及多個I/O地址時，只有這多個I/O地址所對應的I/O許可位圖中的位都為0時，該I/O指令才能被正常執行，如果對應位中任一位為1，就會引起通用保護異常。 80386支持的I/O地址空間大小是64K，所以構成I/O許可位圖的二進制位串最大長度是64K個位，即位圖的有效部分最大為8K字節。一個任務實際需要使用的I/O許可位圖大小通常要遠小于這個數目。 當前任務使用的I/O許可位圖存儲在當前任務TSS中低端的64K字節內。I/O許可位圖總以字節為單位存儲，所以位串所含的位數總被認為是8的倍數。從前文中所述的TSS格式可見，TSS內偏移66H的字確定I/O許可位圖的開始偏移。由于I/O許可位圖最長可達8K字節，所以開始偏移應小于56K，但必須大于等于104，因為TSS中前104字節為TSS的固定格式，用于保存任務的狀態。 1.I/O訪問許可檢查細節保護模式下處理器在執行I/O指令時進行許可檢查的細節如下所示。 (1)若CPL<=IOPL，則直接轉步驟(8)；(2)取得I/O位圖開始偏移；(3)計算I/O地址對應位所在字節在I/O許可位圖內的偏移；(4)計算位偏移以形成屏蔽碼值，即計算I/O地址對應位在字節中的第幾位；(5)把字節偏移加上位圖開始偏移，再加1，所得值與TSS界限比較，若越界，則產生出錯碼為0的通用保護故障；(6)若不越界，則從位圖中讀對應字節及下一個字節；(7)把讀出的兩個字節與屏蔽碼進行與運算，若結果不為0表示檢查未通過，則產生出錯碼為0的通用保護故障；(8)進行I/O訪問。設某一任務的TSS段如下： TSSSEG SEGMENT PARA USE16 TSS <> ;TSS低端固定格式部分 DB 8 DUP(0) ;對應I/O端口00H—3FH DB 10000000B ;對應I/O端口40H—47H DB 01100000B ;對用I/O端口48H—4FH DB 8182 DUP(0ffH) ;對應I/O端口50H—0FFFFH DB 0FFH ;位圖結束字節TSSLen = $TSSSEG ENDS 再假設IOPL=1，CPL=3。那么如下I/O指令有些能正常執行，有些會引起通用保護異常： in al,21h ;(1)正常執行 in al,47h ;(2)引起異常 out 20h,al ;(3)正常實行 out 4eh,al ;(4)引起異常 in al,20h ;(5)正常執行 out 20h,eax ;(6)正常執行 out 4ch,ax ;(7)引起異常 in ax,46h ;(8)引起異常 in eax,42h ;(9)正常執行 由上述I/O許可檢查的細節可見，不論是否必要，當進行許可位檢查時，80386總是從I/O許可位圖中讀取兩個字節。目的是為了盡快地執行I/O許可檢查。一方面，常常要讀取I/O許可位圖的兩個字節。例如，上面的第(8)條指令要對I/O位圖中的兩個位進行檢查，其低位是某個字節的最高位，高位是下一個字節的最低位?？梢娂词怪灰獧z查兩個位，也可能需要讀取兩個字節。另一方面，最多檢查四個連續的位，即最多也只需讀取兩個字節。所以每次要讀取兩個字節。這也是在判別是否越界時再加1的原因。為此，為了避免在讀取I/O許可位圖的最高字節時產生越界，必須在I/O許可位圖的最后填加一個全1的字節，即0FFH。此全1的字節應填加在最后一個位圖字節之后，TSS界限范圍之前，即讓填加的全1字節在TSS界限之內。 I/O許可位圖開始偏移加8K所得的值與TSS界限值二者中較小的值決定I/O許可位圖的末端。當TSS的界限大于I/O許可位圖開始偏移加8K時，I/O許可位圖的有效部分就有8K字節，I/O許可檢查全部根據全部根據該位圖進行。當TSS的界限不大于I/O許可位圖開始偏移加8K時，I/O許可位圖有效部分就不到8K字節，于是對較小I/O地址訪問的許可檢查根據位圖進行，而對較大I/O地址訪問的許可檢查總被認為不可訪問而引起通用保護故障。因為這時會發生字節越界而引起通用保護異常，所以在這種情況下，可認為不足的I/O許可位圖的高端部分全為1。利用這個特點，可大大節約TSS中I/O許可位圖占用的存儲單元，也就大大減小了TSS段的長度。 <二>重要標志保護輸入輸出的保護與存儲在標志寄存器EFLAGS中的IOPL密切相關，顯然不能允許隨便地改變IOPL，否則就不能有效地實現輸入輸出保護。類似地，對EFLAGS中的IF位也必須加以保護，否則CLI和STI作為敏感指令對待是無意義的。此外，EFLAGS中的VM位決定著處理器是否按虛擬8086方式工作。 80386對EFLAGS中的這三個字段的處理比較特殊，只有在較高特權級執行的程序才能執行IRET、POPF、CLI和STI等指令改變它們。下表列出了不同特權級下對這三個字段的處理情況。 不同特權級對標志寄存器特殊字段的處理 特權級 VM標志字段 IOPL標志字段 IF標志字段 CPL=0 可變(初POPF指令外) 可變 可變 0 不變 不變 可變 CPL>IOPL 不變 不變 不變 從表中可見，只有在特權級0執行的程序才可以修改IOPL位及VM位；只能由相對于IOPL同級或更內層特權級執行的程序才可以修改IF位。與CLI和STI指令不同，在特權級不滿足上述條件的情況下，當執行POPF指令和IRET指令時，如果試圖修改這些字段中的任何一個字段，并不引起異常，但試圖要修改的字段也未被修改，也不給出任何特別的信息。此外，指令POPF總不能改變VM位，而PUSHF指令所壓入的標志中的VM位總為0。 <三>演示輸入輸出保護的實例(實例九)下面給出一個用于演示輸入輸出保護的實例。演示內容包括：I/O許可位圖的作用、I/O敏感指令引起的異常和特權指令引起的異常；使用段間調用指令CALL通過任務門調用任務，實現任務嵌套。 1.演示步驟實例演示的內容比較豐富，具體演示步驟如下：(1)在實模式下做必要準備后，切換到保護模式；(2)進入保護模式的臨時代碼段后，把演示任務的TSS段描述符裝入TR，并設置演示任務的堆棧；(3)進入演示代碼段，演示代碼段的特權級是0；(4)通過任務門調用測試任務1。測試任務1能夠順利進行；(5)通過任務門調用測試任務2。測試任務2演示由于違反I/O許可位圖規定而導致通用保護異常；(6)通過任務門調用測試任務3。測試任務3演示I/O敏感指令如何引起通用保護異常；(7)通過任務門調用測試任務4。測試任務4演示特權指令如何引起通用保護異常；(8)從演示代碼轉臨時代碼，準備返回實模式；(9)返回實模式，并作結束處理。
上傳時間： 2013-12-11
上傳用戶：nunnzhy
PLC TM卡開發系統匯編程序(ATM8051) ;***************** 定義管腳*************************SCL BIT P1.0SDA BIT P1.1GC BIT P1.2BZ BIT P3.6LEDI BIT P1.4LEDII BIT P1.5OK BIT 20H.1OUT1 BIT P1.3OUT2 BIT P1.0OUT3 BIT P1.1RXD BIT P3.0TXD BIT P3.1PCV BIT P3.2WPC BIT P3.3RPC BIT P3.5LEDR BIT P3.4LEDL BIT P3.6TM BIT P3.7;********************定義寄存器***********************ROMDTA EQU 30H;NUMBY EQU 61H;SLA EQU 60H;MTD EQU 2FH;MRD EQU 40H;TEMP EQU 50H;;ORG 00H;;INDEX:MOV P1, #00H;MOV P2, #0FFHMOV MTD ,#00HCALL REEMOV R0,40HCJNE R0,#01,NO;MOV P2,#1CHLJMP VIMEN MOV P2,#79HACALL TOUCHRESET ;JNC NO ;CALL READTM ;CJNE A,#01H,NO;NOPMOV MTD, #00HCALL WEENOPMOV P2,#4AHSETB BZCALL TIMECLR BZMOV PCON, #0FFHVIME:CALL TIME1CALL TOUCHRESETJNC VIMECALL READTMCJNE A, #01H,VIME;NOPNOPNOPIII: MOV MTD,#00HCALL REECALL BBJNB OK,NO1LJMP ZHUNO1:MOV MTD,#10H
上傳時間： 2014-03-24
上傳用戶：448949
微處理器及微型計算機的發展概況 第一代微處理器是以Intel公司1971年推出的4004，4040為代表的四位微處理機。 第二代微處理機（1973年~1977年），典型代表有：Intel 公司的8080、8085；Motorola公司的M6800以及Zlog公司的Z80。 第三代微處理機 第三代微機是以16位機為代表，基本上是在第二代微機的基礎上發展起來的。其中Intel公司的8088。8086是在8085的基礎發展起來的；M68000是Motorola公司在M6800 的基礎發展起來的； 第四代微處理機 以Intel公司1984年10月推出的80386CPU和1989年4月推出的80486CPU為代表， 第五代微處理機的發展更加迅猛，1993年3月被命名為PENTIUM的微處理機面世，98年PENTIUM 2又被推向市場。 INTEL CPU 發展歷史Intel第一塊CPU 4004,4位主理器,主頻108kHz,運算速度0.06MIPs(Million Instructions Per Second, 每秒百萬條指令),集成晶體管2,300個,10微米制造工藝,最大尋址內存640 bytes,生產曰期1971年11月. 8085,8位主理器,主頻5M,運算速度0.37MIPs,集成晶體管6,500個,3微米制造工藝,最大尋址內存64KB,生產曰期1976年 8086,16位主理器,主頻4.77/8/10MHZ,運算速度0.75MIPs,集成晶體管29,000個,3微米制造工藝,最大尋址內存1MB,生產曰期1978年6月. 80486DX,DX2,DX4,32位主理器,主頻25/33/50/66/75/100MHZ,總線頻率33/50/66MHZ,運算速度20~60MIPs,集成晶體管1.2M個,1微米制造工藝,168針PGA,最大尋址內存4GB,緩存8/16/32/64KB,生產曰期1989年4月 Celeron一代, 主頻266/300MHZ(266/300MHz w/o L2 cache, Covington芯心 (Klamath based),300A/333/366/400/433/466/500/533MHz w/128kB L2 cache, Mendocino核心 (Deschutes-based), 總線頻率66MHz,0.25微米制造工藝,生產曰期1998年4月) Pentium 4 (478針),至今分為三種核心:Willamette核心(主頻1.5G起,FSB400MHZ,0.18微米制造工藝),Northwood核心(主頻1.6G~3.0G,FSB533MHZ,0.13微米制造工藝, 二級緩存512K),Prescott核心(主頻2.8G起,FSB800MHZ,0.09微米制造工藝,1M二級緩存,13條全新指令集SSE3),生產曰期2001年7月. 更大的緩存、更高的頻率、 超級流水線、分支預測、亂序執行超線程技術 微型計算機組成結構單片機簡介單片機即單片機微型計算機，是將計算機主機(CPU、 內存和I/O接口)集成在一小塊硅片上的微型機。 三、計算機編程語言的發展概況 機器語言 機器語言就是0，1碼語言，是計算機唯一能理解并直接執行的語言。匯編語言 用一些助記符號代替用0，1碼描述的某種機器的指令系統，匯編語言就是在此基礎上完善起來的。高級語言 BASIC，PASCAL，C語言等等。用高級語言編寫的程序稱源程序，它們必須通過編譯或解釋，連接等步驟才能被計算機處理。 面向對象語言 C++，Java等編程語言是面向對象的語言。 1.3 微型計算機中信息的表示及運算基礎（一） 十進制ND有十個數碼：0～9，逢十進一。 例 1234.5=1×103 +2×102 +3×101 +4×100 +5×10-1加權展開式以10稱為基數，各位系數為0～9，10i為權。 一般表達式：ND= dn-1×10n-1+dn-2×10n-2 +…+d0×100 +d-1×10-1+… （二） 二進制NB兩個數碼：0、1, 逢二進一。 例 1101.101=1×23+1×22+0×21+1×20+1×2-1+1×2-3 加權展開式以2為基數，各位系數為0、1， 2i為權。 一般表達式： NB = bn-1×2n-1 + bn-2×2n-2 +…+b0×20 +b-1×2-1+… （三）十六進制NH十六個數碼0～9、A～F，逢十六進一。 例：DFC.8=13×162 +15×161 +12×160 +8×16-1 展開式以十六為基數，各位系數為0～9，A～F，16i為權。 一般表達式： NH= hn-1×16n-1+ hn-2×16n-2+…+ h0×160+ h-1×16-1+… 二、不同進位計數制之間的轉換 （二）二進制與十六進制數之間的轉換 24=16 ，四位二進制數對應一位十六進制數。舉例：（三）十進制數轉換成二、十六進制數整數、小數分別轉換 1.整數轉換法“除基取余”：十進制整數不斷除以轉換進制基數，直至商為0。每除一次取一個余數，從低位排向高位。舉例： 2. 小數轉換法“乘基取整”：用轉換進制的基數乘以小數部分，直至小數為0或達到轉換精度要求的位數。每乘一次取一次整數，從最高位排到最低位。舉例： 三、帶符號數的表示方法 機器數：機器中數的表示形式。真值： 機器數所代表的實際數值。舉例:一個8位機器數與它的真值對應關系如下： 真值： X1=+84=+1010100B X2=-84= -1010100B 機器數：[X1]機= 01010100 [X2]機= 11010100(二)原碼、反碼、補碼最高位為符號位，0表示 “+”，1表示“－”。 數值位與真值數值位相同。 例 8位原碼機器數： 真值： x1 = +1010100B x2 =－ 1010100B 機器數： [x1]原 = 01010100 [x2]原 = 11010100原碼表示簡單直觀,但0的表示不唯一，加減運算復雜。 正數的反碼與原碼表示相同。 負數反碼符號位為 1，數值位為原碼數值各位取反。 例 8位反碼機器數： x= +4： [x]原= 00000100 [x]反= 00000100 x= -4： [x]原= 10000100 [x]反= 111110113、補碼（Two’s Complement）正數的補碼表示與原碼相同。 負數補碼等于2n－abs（x）8位機器數表示的真值四、 二進制編碼例：求十進制數876的BCD碼 876= 1000 0111 0110 BCD 876= 36CH = 1101101100B 2、字符編碼 美國標準信息交換碼ASCII碼，用于計算 機與計算機、計算機與外設之間傳遞信息。 3、漢字編碼 “國家標準信息交換用漢字編碼”（GB2312-80標準），簡稱國標碼。 用兩個七位二進制數編碼表示一個漢字 例如“巧”字的代碼是39H、41H漢字內碼例如“巧”字的代碼是0B9H、0C1H1·4 運算基礎 一、二進制數的運算加法規則：“逢2進1” 減法規則：“借1當2” 乘法規則：“逢0出0，全1出1”二、二—十進制數的加、減運算 BCD數的運算規則 循十進制數的運算規則“逢10進1”。但計算機在進行這種運算時會出現潛在的錯誤。為了解決BCD數的運算問題，采取調整運算結果的措施：即“加六修正”和“減六修正”例：10001000(BCD)+01101001(BCD) =000101010111(BCD) 1 0 0 0 1 0 0 0 ＋ 0 1 1 0 1 0 0 1 1 1 1 1 0 0 0 1 ＋ 0 1 1 0 0 1 1 0 ……調整 1 0 1 0 1 0 1 1 1 進位 例： 10001000(BCD)－ 01101001(BCD)= 00011001(BCD) 1 0 0 0 1 0 0 0 － 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 － 0 1 1 0 ……調整 0 0 0 1 1 0 0 1 三、 帶符號二進制數的運算 1.5 幾個重要的數字邏輯電路編碼器譯碼器計數器微機自動工作的條件程序指令順序存放自動跟蹤指令執行1.6 微機基本結構微機結構各部分組成連接方式1、以CPU為中心的雙總線結構；2、以內存為中心的雙總線結構；3、單總線結構CPU結構管腳特點 1、多功能；2、分時復用內部結構 1、控制; 2、運算; 3、寄存器; 4、地址程序計數器堆棧定義 1、定義；2、管理；3、堆棧形式
上傳時間： 2013-10-17
上傳用戶：erkuizhang
光盤內容1.1例 程 “例程”文件夾中為各章節的程序代碼，均在作者的目標板上（自行開發）調試通過，以確保程序正確。n Keil C對中文文件、目錄以及空格等可能無法編譯連接，所以若要正確調試，須確保所有文件、目錄為連續英文名或數字。n 這些程序應用到其他C8051Fxxx系列單片機時，要確保各個操作寄存器的名稱、地址與各個控制位相一致，否則需要修改。很多寄存器位的位置并不相同，所以移植程序時，使用者要參考F040寄存器和移植對象單片機的寄存器，以確保正確操作。1.2 原理圖及pcb封裝“原理圖及pcb封裝”文件夾里包含作者制作的C8051F040PCB封裝和原理圖引腳定義文件c8051f040.ddb。其中PCB封裝與Silicon Laboratories公司（原Cygnal公司）提供的TQ100封裝稍有不同（在cygnalpcb文件中）： 作者所做引腳長為2.5 mm，而cygnalpcb文件中的引腳長為1.3 mm。加長引腳焊盤是為了方便手工焊芯片。用戶可根據需要和習慣選擇封裝。
上傳時間： 2013-11-19
上傳用戶：
C8051F040/1/2/3/4/5/6/7混合信號ISP FLASH 微控制器數 據 手 冊 C8051F04x 系列器件是完全集成的混合信號片上系統型MCU，具有64 個數字I/O 引腳（C8051F040/2/4/6）或32 個數字I/O 引腳（C8051F041/3/5/7），片內集成了一個CAN2.0B 控制器。下面列出了一些主要特性；有關某一產品的具體特性參見表1.1。 高速、流水線結構的8051 兼容的CIP-51 內核（可達25MIPS） 控制器局域網（CAN2.0B）控制器，具有32 個消息對象，每個消息對象有其自己的標識 全速、非侵入式的在系統調試接口（片內） 真正12 位（C8051F040/1）或10 位（C8051F042/3/4/5/6/7）、100 ksps 的ADC，帶PGA 和8 通道模擬多路開關 允許高電壓差分放大器輸入到12/10 位ADC（60V 峰-峰值），增益可編程 真正8 位500 ksps 的ADC，帶PGA 和8 通道模擬多路開關（C8051F040/1/2/3） 兩個12 位DAC，具有可編程數據更新方式（C8051F040/1/2/3） 64KB（C8051F040/1/2/3/4/5）或32KB（C8051F046/7）可在系統編程的FLASH 存儲器 4352（4K+256）字節的片內RAM 可尋址64KB 地址空間的外部數據存儲器接口 硬件實現的SPI、SMBus/ I2C 和兩個UART 串行接口 5 個通用的16 位定時器 具有6 個捕捉/比較模塊的可編程計數器/定時器陣列 片內看門狗定時器、VDD 監視器和溫度傳感器具有片內VDD 監視器、看門狗定時器和時鐘振蕩器的C8051F04x 系列器件是真正能獨立工作的片上系統。所有模擬和數字外設均可由用戶固件使能/禁止和配置。FLASH 存儲器還具有在系統重新編程能力，可用于非易失性數據存儲，并允許現場更新8051 固件。片內JTAG 調試電路允許使用安裝在最終應用系統上的產品MCU 進行非侵入式（不占用片內資源）、全速、在系統調試。該調試系統支持觀察和修改存儲器和寄存器，支持斷點、觀察點、單步及運行和停機命令。在使用JTAG 調試時，所有的模擬和數字外設都可全功能運行。每個MCU 都可在工業溫度范圍（-45℃到+85℃）工作，工作電壓為2.7 ~ 3.6V。端口I/O、/RST和JTAG 引腳都容許5V 的輸入信號電壓。C8051F040/2/4/6 為100 腳TQFP 封裝（見圖1.1 和圖1.3的框圖）。C8051F041/3/5/7 為64 腳TQFP 封裝（見圖1.2 和圖1.4 的框圖）。
上傳時間： 2013-10-24
上傳用戶：hwl453472107
C8051Fxxx 系列單片機是完全集成的混合信號系統級芯片，具有與8051 兼容的微控制器內核，與MCS-51 指令集完全兼容。除了具有標準8052 的數字外設部件之外，片內還集成了數據采集和控制系統中常用的模擬部件和其它數字外設及功能部件。參見表1.1 的產品選擇指南可快速查看每個MCU 的特性。 MCU 中的外設或功能部件包括模擬多路選擇器、可編程增益放大器、ADC、DAC、電壓比較器、電壓基準、溫度傳感器、SMBus/ I2C、UART、SPI、可編程計數器/定時器陣列（PCA）、定時器、數字I/O 端口、電源監視器、看門狗定時器（WDT）和時鐘振蕩器等。所有器件都有內置的FLASH 程序存儲器和256 字節的內部RAM，有些器件內部還有位于外部數據存儲器空間的RAM，即XRAM。C8051Fxxx 單片機采用流水線結構，機器周期由標準的12 個系統時鐘周期降為1 個系統時鐘周期，處理能力大大提高，峰值性能可達25MIPS。C8051Fxxx 單片機是真正能獨立工作的片上系統（SOC）。每個MCU 都能有效地管理模擬和數字外設，可以關閉單個或全部外設以節省功耗。FLASH 存儲器還具有在系統重新編程能力，可用于非易失性數據存儲，并允許現場更新8051 固件。應用程序可以使用MOVC 和MOVX 指令對FLASH 進行讀或改寫，每次讀或寫一個字節。這一特性允許將程序存儲器用于非易失性數據存儲以及在軟件控制下更新程序代碼。片內JTAG 調試支持功能允許使用安裝在最終應用系統上的產品MCU 進行非侵入式（不占用片內資源）、全速、在系統調試。該調試系統支持觀察和修改存儲器和寄存器，支持斷點、單步、運行和停機命令。在使用JTAG 調試時，所有的模擬和數字外設都可全功能運行。每個MCU 都可在工業溫度范圍（-45℃到+85℃）內用2.7V-3.6V（F018/019 為2.8V-3.6V）的電壓工作。端口I/O、/RST 和JTAG 引腳都容許5V 的輸入信號電壓。
上傳時間： 2013-11-14
上傳用戶：jiangshandz
