本文首先研究了常規(guī)的數(shù)據(jù)采集的方法,針對(duì)由單片機(jī)構(gòu)成的數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問(wèn)題提出了基于現(xiàn)場(chǎng)可編程門陣列(FieldProgrammableGateArray,FPGA)為邏輯控制芯片對(duì)三片A/D芯片進(jìn)行控制的遠(yuǎn)程多路數(shù)據(jù)采集的解決方案。 本文利用VisualBasic編寫串口通信程序,通過(guò)串行端口向FPGA數(shù)據(jù)采集板發(fā)送數(shù)據(jù)采集的參數(shù)指令,FPGA數(shù)據(jù)采集板接受指令后進(jìn)行現(xiàn)場(chǎng)數(shù)據(jù)采集,并通過(guò)串行通信將數(shù)據(jù)發(fā)送到PC機(jī),在通信過(guò)程中完全遵守RS-232協(xié)議,具有較強(qiáng)的通用性和推廣價(jià)值。然后本文重點(diǎn)介紹了該采集系統(tǒng)的硬件設(shè)計(jì)原理和軟件設(shè)計(jì)框架,實(shí)現(xiàn)實(shí)時(shí)嵌入式微機(jī)數(shù)據(jù)采集系統(tǒng)的軟件和硬件設(shè)計(jì)方法,將部分軟件的功能改由硬件實(shí)現(xiàn),從邏輯上大大簡(jiǎn)化了嵌入式軟件的設(shè)計(jì)。
標(biāo)簽:
FPGA
WEB
遠(yuǎn)程
多路數(shù)據(jù)采集
上傳時(shí)間:
2013-05-30
上傳用戶:1193169035