<rt id="syeuo"></rt>
用verilog實現(xiàn)的串口收發(fā)數(shù)據(jù)程序，已經(jīng)調(diào)試通過
標(biāo)簽： verilog 串口 收發(fā) 數(shù)據(jù)
上傳時間： 2013-08-21
上傳用戶：lixinxiang
CY7c68013 GPIF程序絕對可用
標(biāo)簽： c68013 68013 GPIF CY7
上傳時間： 2013-08-22
上傳用戶：561596
基于DM642的OSD顯示程序，代碼是基于FPGA編寫的demo程序，大家可以參考一下
標(biāo)簽： 642 OSD DM 顯示程序
上傳用戶：qlpqlq
這是我寫的一個關(guān)于fpga verilog的程序希望有對初學(xué)著有幫助
標(biāo)簽： verilog fpga 程序
上傳時間： 2013-08-23
上傳用戶：gundamwzc
ARM9 S3C2440與FPGA接口的驅(qū)動和應(yīng)用程序
標(biāo)簽： S3C2440 ARM9 FPGA 接口
上傳時間： 2013-08-24
上傳用戶：xinhaoshan2016
51加cpld測試程序，免費分享，大家覺得好，記得留言。
標(biāo)簽： cpld 測試程序
上傳用戶：13736136189
基于Samsung2410平臺的PCMCIA中的DMA測試程序和Wait程序，還有經(jīng)編譯后的CPLD參數(shù)。
標(biāo)簽： Samsung PCMCIA 2410 Wait
上傳用戶：黃華強
VxWorks下PC104-CAN驅(qū)動程序設(shè)計,系統(tǒng)的基本功能是通過CPLD 來實現(xiàn)PC/104 總線SPI 總線的數(shù)據(jù)交換
標(biāo)簽： VxWorks 104 CAN PC
上傳用戶：小寶愛考拉
fpga 和cpld 方面的編程實例程序，很好東西啊，是初學(xué)者適宜的參考資料
標(biāo)簽： fpga cpld 方面 編程實例
上傳時間： 2013-08-26
上傳用戶：fudong911
多個Verilog和vhdl程序例子，可以作為初學(xué)者參考實例，按照電路結(jié)構(gòu)寫出HDL代碼
標(biāo)簽： Verilog vhdl 程序
上傳用戶：athjac
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
