用單片機控制直流電機 本設計以AT89C51單片機為核心，以4*4矩陣鍵盤做為輸入達到控制直流電機的啟停、速度和方向，完成了基本要求和發揮部分的要求。在設計中，采用了PWM技術對電機進行控制，通過對占空比的計算達到精確調速的目的。
上傳時間： 2013-04-24
上傳用戶：hull021
永磁同步發電機由于一系列高效節能的優點，在工農業生產、航空航天、國防和日常生活中得到廣泛應用，并且受到許多學者的關注，其研究領域主要涉及永磁同步發電機的設計、精確性能分析、控制等方面。 本課題作為國家自然科學基金項目《無刷無勵磁機諧波勵磁的混合勵磁永磁電機的研究》的課題，主要研究永磁電機的電磁場空載和負載計算，求出永磁電機的電壓波形和電壓調整率，為分段式轉子的混合勵磁永磁電機的研究奠定基礎，主要做了以下工作： 首先介紹了永磁同步發電機的基本原理，包括永磁同步發電機的結構形式和永磁同步發電機的運行性能，采用傳統解析理論給出了電壓調整率的計算方法及外特性的計算模型；然后用有限元ANSYS對永磁同步發電機樣機進行實體建模，經過定義分配材料、劃分網格、加邊界條件和載荷、求解計算等，得到矢量磁位Az、磁場強度H、磁感應強度B等結果，直觀地看出電機內部的磁場分布情況。 其次根據電磁場計算結果，應用齒磁通法對其進行后處理。該方法求解轉子在一個齒距內不同位置處的磁場，以定子齒的磁通為計算單位，根據繞組與齒的匝鏈關系，計算出磁鏈隨時間的變化，進而得到永磁同步發電機空、負載時電壓大小及波形。通過計算結果寫實驗結果對比，驗證了齒磁通法的正確性，為計算永磁同步發電機各種性能特性提供有力工具。 最后，基于齒磁通法對永磁同步發電機的外特性進行了深入研究，定量分析了結構參數對外特性的影響規律，提出了有效降低電壓調整率的方法的是：增加氣隙長度g的同時，適當增加永磁體的磁化方向的長度hm；此外，要盡量的減少每相串聯匝數N和增大導線面積以減小阻抗參數。通過改變電機的結構參數，對其電磁場進行計算，找到永磁電機電壓調整率的變化規律，為加電勵磁的混合勵磁永磁電機做準備，達到穩定輸出電壓的目的。
上傳時間： 2013-04-24
上傳用戶：15853744528
異步電動機直接轉矩控制技術是近年來發展起來的一種新型、高性能交流調速技術。它利用電壓源型逆變器的工作過程，控制定子磁鏈的走或停，即調整定子磁鏈與轉子磁鏈的夾角大小，從而對電機轉矩進行直接控制以獲得良好的動態性能。 論文首先探討了直接轉矩控制技術的現狀和發展趨勢，闡述了直接轉矩控制的基本原理，分析了常用的圓形磁鏈軌跡控制方法，詳細介紹了直接轉矩控制系統主要模塊的設計和實現。在分析交流異步電機動態數學模型、轉矩和磁鏈計算方程的基礎上，分析了直接轉矩控制的異步電動機在低速運行時存在轉矩脈動和轉速波動較大的問題?；谡伎毡瓤刂坪碗x散占空比控制的異步電動機直接轉矩控制方法，由電機電磁轉矩公式和合成電壓矢量理論推導了直接計算占空比的方法，在不影響系統各方面性能指標的情況下使降低轉矩脈動的計算量大大減少，方便了計算和使用。兩種方法均具有系統結構簡單、占空比計算量小等優點。研究結果驗證了這兩種方法的正確性和有效性。在第一種方法中加入了單神經元控制器，使系統的動靜態性能得到了提高。接著對利用空間電壓矢量調制的直接轉矩控制系統進行了研究。仿真結果表明此種方法能夠有效的降低轉矩脈動，使系統性能得到提高。 以TMS320F2812DSP為CPU搭建了直接轉矩控制硬件實驗平臺，調試了硬件電路。編寫了相關軟件流程圖和程序清單。
上傳時間： 2013-04-24
上傳用戶：cc111
本文致力于可并聯運行的斬控式單相交流斬波變換器的研究。交交變換技術作為電力電子技術一個重要的領域一直得到人們的關注，但大都將目光投向AC-DC-AC兩級變換上面。AC/AC直接變換具有單級變換、功率密度高、拓撲緊湊簡單、并聯容易等優勢，并且具有較強擴展性，故而在工業加熱、調光電源、異步電機啟動、調速等領域具有重要應用。斬控式AC/AC 電壓變換是一種基于自關斷半導體開關器件及脈寬調制控制方式的新型交流調壓技術。 本文對全數字化的斬控式AC/AC 變換做了系統研究，工作內容主要有：對交流斬波電路的拓撲及其PWM方式做了詳細的推導，著重對不同拓撲的死區效應進行了分析，并且推導了不同負載情況對電壓控制的影響。重點推導了單相Buck型變換器和Buck-Boost 變換器的拓撲模型，并將單相系統的拓撲開關模式推導到三相的情況，然后分別對單相、三相的情況進行了Matlab仿真。建立了單相Buck 型拓撲的開關周期平均意義下的大信號模型和小信號模型，指導控制器的設計。建立了適合電路工作的基于占空比前饋的電壓瞬時值環、電壓平均值環控制策略。在理論分析和仿真驗證的基礎上，建立了一臺基于TMS320F2808數字信號處理器的實驗樣機，完成樣機調試，并完成各項性能指標的測試工作。
上傳時間： 2013-04-24
上傳用戶：visit8888
直接轉矩控制技術在電力機車牽引、汽車工業以及家用電器等工業控制領域得到了廣泛的應用。在運動控制系統中，直接轉矩控制作為一種新型的交流調速技術，其控制思想新穎、控制結構簡單、控制手段直接、轉矩響應迅速，正在運動控制領域中發揮著巨大的作用。雖然直接轉矩控制的優勢是矢量控制所不能實現的，但是直接轉矩控制依然存在一系列不能忽視的問題。直接轉矩控制采用兩點式轉矩和磁鏈滯環控制器，使轉矩和磁鏈被控制在給定值的一定范圍以內，這種控制方法不可避免地帶來電機輸出轉矩脈動過大和逆變器開關頻率不恒定等問題。直接轉矩控制采用定子磁鏈定向，只用便于測量的定子電阻來估計定子磁鏈，這樣在低速運行時會帶來磁鏈估計的誤差。雖然在全速范圍內估計定子磁鏈運用低速時采用的電流-轉速模型和高速時采用的電壓-電流模型的合成模型，即電壓-轉速模型，然而兩種模型的平滑切換又是一個新的問題。直接轉矩控制在基頻以下調速的理論和應用已經實現，在基頻以上的弱磁調速范圍內的理論和應用還需要進一步的研究。 為了解決這些問題，本文針對異步電動機在兩相靜止坐標系下的數學模型，對傳統直接轉矩控制系統和兩種改進的直接轉矩控制系統進行了研究。在傳統直接轉矩控制系統中，詳細討論了定子磁鏈估計的三種基本模型，設計了定子磁鏈估計的加權模型，使電機在全速運行的范圍內都能夠得到準確的定子磁鏈。針對轉矩脈動過大和逆變器開關頻率不恒定的問題，本文設計了兩種改進的直接轉矩控制系統。在基于占空比控制的直接轉矩控制系統中，通過對一個采樣周期內非零電壓矢量作用時間占采樣周期的占空比的優化，解決了轉矩脈動過大的問題；在一個采樣周期內，從非零電壓矢量到零電壓矢量的轉換只有一次，實現了開關頻率的恒定。在基于滑模變結構的直接轉矩控制系統中，本文設計了轉矩和磁鏈滑模變結構控制器代替傳統直接轉矩控制系統中的轉矩和磁鏈滯環控制器；運用空間矢量脈寬調制技術，實現了開關頻率的恒定。本文把傳統直接轉矩控制系統和兩種改進的直接轉矩控制系統擴展到基頻以上的弱磁范圍內的異步電動機調速系統中，對其進行了相關研究。 為了驗證上述各種控制系統的正確性和有效性，本文采用Matlab/Simulink仿真軟件對其進行了仿真驗證。針對傳統直接轉矩控制系統，對定子磁鏈估計的加權模型進行了仿真驗證。仿真結果表明所設計的定子磁鏈的加權模型能夠在電機運行的全速范圍內準確地估計定子磁鏈。針對基于占空比控制的直接轉矩控制系統和基于滑模變結構的直接轉矩控制系統，本文分別對負載轉矩有擾動和無擾動、給定轉速為恒定值和不為恒定值四種情況進行了仿真驗證，并分別和傳統直接轉矩控制系統的仿真結果進行了對比。仿真結果表明，兩種改進的直接轉矩控制系統均能有效的減小轉矩脈動和轉速的穩態誤差。針對電機運行在基頻以上的弱磁調速情形，本文運用三種不同的直接轉矩控制方法分別進行了仿真驗證。仿真結果表明，兩種改進的直接轉矩控制系統在弱磁調速范圍內依然優于傳統直接轉矩控制系統，依然能夠減小轉矩脈動和轉速的穩態誤差。
上傳時間： 2013-04-24
上傳用戶：253189838
隨著航天技術的發展，載人飛船、空間站等復雜航天器對空-地或空-空之間數據傳輸速率的要求越來越高。在此情況下，為了提高空間通信中數據傳輸的可靠性，保證接收端分路系統能和發送端一致，必須要經過幀同步。對衛星基帶信號處理來說，幀同步是處理的第一步也是關鍵的一步。只有正確幀同步才能獲取正確的幀數據進行數據處理。因此，幀同步的效率，將直接影響到整個衛星基帶信號處理的結果。 @@ 本設計在研究CCSDS標準及幀同步算法的基礎上，利用硬件描述語言及ISE9．2i開發平臺在基于FPGA的硬件平臺上設計并實現了單路數據輸入及兩路合路數據輸入的幀同步算法，并解決了其中可能存在的幀滑動及模糊度問題。在此基礎之上，針對兩路合路輸入時可能存在的兩路輸入不同步或幀滑動在兩路中分布不均勻問題，設計實現了兩路并行幀同步算法，并利用ModelSim SE 6．1f工具對上述算法進行了前仿真和后仿真，仿真結果表明上述算法符合設計要求。 @@ 本論文首先介紹了課題研究的背景及國內外研究現狀，其次介紹了與本課題相關的基礎理論及系統的軟硬件結構。然后對單路數據輸入幀同步、兩路數據合路輸入幀同步和兩路并行幀同步算法的具體設計及實現過程進行了詳細說明，并給出了后仿真結果及結果分析。最后，對論文工作進行了總結和展望，分析了其中存在的問題及需要改進的地方。 @@關鍵詞 FPGA；CCSDS；幀同步：模糊度；幀滑動
上傳時間： 2013-06-11
上傳用戶：liglechongchong
現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
圖像顯示器是人類接受外部信息的重要手段之一。而立體顯示則能再現場景的三維信息，提供場景更為全面、詳實的信息，在醫學、軍事、娛樂具有廣泛的應用前景。而現有的3D立體顯示設備價格都比較貴，基于此，本人研究了基于SDRAM存儲器和FPGA處理器的3D頭盔顯示設備并且設計出硬件和軟件系統。該系統圖像效果好，并且價格成本便宜，從而具有更大的實用性。本文完成的主要工作有三點： 1.設計了基于FPGA處理器和SDRAM存儲器的3D頭盔顯示器。該方案有別于現有的基于MCU、DSP和其它處理芯片的方案。本方案能通過線性插值算法把1024×768的分辨率變成800×600的分辨率，并能實現120HZ圖像刷新率，采用SDRAM作為高速存儲器，并且采用乒乓操作，有別于其它的開關左右眼視頻實現立體圖像。在本方案中每時每刻都是左右眼視頻同時輸出，使得使用者感覺不到視頻圖像有任何閃爍，減輕眼睛疲勞。本方案還實現了圖像對比對度調節，液晶前照光調節(調節輸出脈沖的占空比)，立體圖像源自動識別，還有人性化的操作界面(OSD)功能。 2.完成了該系統的硬件平臺設計和軟件設計。從便攜性角度考慮，盡量減小PCB板面積，給出了它們詳細的硬件設計電路圖。完成了FPGA系統的設計，包括系統整體分析，各個模塊的實現原理和具體實現的方法。完成了單片機對AD9883的配置設計。 3.完成了本方案的各項測試和調試工作，主要包括：數據采集部分測試、數據存儲部分測試、FPGA器件工作狀態測試、以電腦顯示器作為顯示器的聯機調試和以HX7015A作為顯示器的聯機調試，并且最終調試通過，各項功能都滿足預期設計的要求。實驗和分析結果論證了系統設計的合理性和使用價值。 本文的研究與實現工作通過實驗和分析得到了驗證。結果表明，本文提出的由FPGA和SDRAM組成的3D頭盔顯示系統完全可以實現高質量的立體視覺效果，從而可以將該廉價的3D頭盔顯示系統用于我國現代化建設中所需要的領域。
上傳時間： 2013-07-16
上傳用戶：xiaoxiang
由可編程器件控制的信號發生器可輸出正弦波、方波、鋸齒波，其頻率可調。能輸出正 弦波、方波、鋸齒波的組合波形，且組合波形的頻率可調。還能輸出占空比和頻率可調的方 波。
標簽： 信號發生器
上傳時間： 2013-05-28
上傳用戶：躍躍，，
低密度校驗碼(LDPC)是一種能逼近Shannon容量限的漸進好碼，其長碼性能甚至超過了Turbo碼。低密度校驗碼以其迭代譯碼復雜度低，沒有錯誤平層，碼率和碼長可靈活改變的優點成為Turbo碼強有力的競爭對手。目前，LDPC碼已廣泛應用于深空通信、光纖通信、衛星數字視頻和音頻廣播等領域，因此LDPC碼編譯碼器的硬件實現已成為糾錯編碼領域的研究熱點之一。 本文在分析LDPC碼的基本編碼結構基礎上，首先研究了LDPC碼的隨機構造方法，并給出了有效的PEG算法實現方法，重點分析了用環消除(cycle elimination)算法實現的準循環LDPC碼的構造。然后對LDPC碼的幾種不同譯碼算法進行分析比較，討論了一種適合硬件實現的譯碼算法-TDMP算法，并對易于硬件實現的TDMP算法進行了性能仿真，仿真結果表明TDMP算法作為硬件實現的譯碼算法具有優異的性能優勢。最后針對Altera公司的StratixEPIS25 FPGA芯片設計了一個基于TDMP算法的(4096，2048)非規則LDPC碼譯碼器，內部用了4個單校驗碼譯碼器并行譯1幀數據，3幀同時譯碼，作者詳細介紹了該譯碼器芯片的設計過程和內部結構和工作流程。
上傳時間： 2013-05-23
上傳用戶：fujun35303
