用Verilog實現基于FPGA的通用分頻器
標簽： Verilog FPGA 分頻器
上傳時間： 2013-08-30
上傳用戶：xingyuewubian
一種OFDM調制解調器的FPGA實現基于現代OFDM的書籍比較少
標簽： OFDM FPGA 調制解調器 書籍
上傳用戶：yzy6007
8051工作于11.0592MHZ,RAM擴展為128KB的628128,FlashRom擴展為128KB的AT29C010A\r\n 128KB的RAM分成4個區(Bank) 地址分配為0x0000-0x7FFF\r\n 128KB的FlashRom分成8個區(Bank) 地址分配為0x8000-0xBFFF\r\n 為了使8051能訪問整個128KB的RAM空間和128KB的FlashRom空間,在CPLD內建兩個寄存器\r\n RamBankReg和FlashRomBankReg用于存放高位地址
標簽： 128 FlashRom 8051 KB
上傳用戶：cainaifa
分頻器 FPGＡ程序設計 二分頻 對硬件設計有很大用處\r\n
標簽： FPG 分頻器 二分頻 程序設計
上傳時間： 2013-08-31
上傳用戶：lhc9102
本文：采用了FPGA方法來模擬高動態(Global Position System GPS)信號源中的C／A碼產生器。C／A碼在GPS中實現分址、衛星信號粗捕和精碼(P碼)引導捕獲起著重要的作用，通過硬件描述語言VERILOG在ISE中實現電路生成，采用MODELSIM、SYNPLIFY工具分別進行仿真和綜合。
標簽： FPGA GPS 模擬 動態
上傳用戶：pwcsoft
基于fpga的JPEG編解碼器設計，采用流水線優化解決時間并行性問題，提高DCT/IDCT模塊的運行速度。
標簽： fpga JPEG 編解碼器
上傳用戶：taa123456
用CPLD控制曼徹斯特編解碼器，很詳細的文字說明。
標簽： CPLD 控制 曼徹斯特 編解碼器
上傳時間： 2013-09-01
上傳用戶：xiaodu1124
摘要本文介紹了一種用CPLD設計GPS數字通道相關器中C／A碼產生囂的方法，詳細分析了設計原理并給出了相應的仿真結果．這種設計方法已在我們研制的GPS，GLONASS兼容機中得到實際應用。
標簽： CPLD GPS 數字
上傳用戶：wangdean1101
dsp下載器cpld程序\r\n感興趣的朋友可以下來
標簽： cpld dsp 下載器 程序
上傳時間： 2013-09-02
上傳用戶：tedo811
JPEG2000分數位平面編碼器的fpga電路實現
標簽： JPEG 2000 fpga 分
上傳時間： 2013-09-03
上傳用戶：牛布牛
蟲蟲下載站版權所有 京ICP備2021023401號-1
<option id="ia4ui"></option>
