91精品国产成人观看,亚洲精品一区二区三区香蕉,国产精品主播

等效電源

基于單片機SPCE061A 數控直流電流源的設計

采用單片機SPCE061A 為控制核心, 實現0 到2A 數控可調直流恒流源. 電流測量采用康錳銅電阻絲作為精密取樣電阻, 利用A/ D 輸入口進行電流檢測和監控. 輸出電流控制采用單片機的D/ A 口輸出模擬量; 恒流部分的控制端采用閉環反饋控制形式, 受控部分采用達林頓管進行擴流、采用LCD 點陣圖液晶顯示屏實時顯示. 該電流源可用于污水泵站的儀表中采用單片機SPCE061A 為控制核心, 實現0 到2A 數控可調直流恒流源. 電流測量采用康錳銅電阻絲作為精密取樣電阻, 利用A/ D 輸入口進行電流檢測和監控. 輸出電流控制采用單片機的D/ A 口輸出模擬量; 恒流部分的控制端采用閉環反饋控制形式, 受控部分采用達林頓管進行擴流、采用LCD 點陣圖液晶顯示屏實時顯示. 該電流源可用于污水泵站的儀表中

標簽： SPCE 061A 061 單片機

上傳時間： 2013-07-22

上傳用戶：ccclll
H.264編碼解碼器源碼(c語言).zip

可以用H.264編碼解碼器源碼(c語言)

標簽： 264 zip 編碼解碼器源碼

上傳時間： 2013-07-08

上傳用戶：wmwai1314
HDTV碼流發生器內置信源解碼板和基于FPGA的顯示器測試信號發生器的研究

該論文的工作主要分為兩部分,第一部分是介紹與數字高清晰度電視(HDTV)碼流發生器配套的信源解碼板的設計與實現.信源解碼板是整個碼流發生器的重要組成部分,該論文在介紹相關標準MPEG-2和AC-3以及整個碼流發生器功能的基礎上提出了用ST公司的芯片組實現HDTV信源解碼板的設計方案.論文詳細分析了各個功能模塊的具體設計方法以及實現時應注意的問題.目前該課題已經成功結題,各項技術指標完全符合合作單位的要求.該論文的第二部分主要是進行基于FPGA的顯示器測試信號發生器的研究與開發.在對測試信號發生器所需產生的13種測試圖案和所要適應的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發生器的設計方案.該論文詳細討論了FPGA設計中各個功能模塊的劃分和設計實現方法,并介紹了對FLEX10K50進行配置的方法.

標簽： HDTV FPGA 碼流發生器

上傳時間： 2013-04-24

上傳用戶：yoleeson
QQ示例源碼

qq源碼示例，有空自己看吧，包含一個服務器端和客戶端-qq source examples

標簽： 源碼

上傳時間： 2013-04-24

上傳用戶：gtf1207
常用有源晶振封裝尺寸及實物圖

常用有源晶振封裝尺寸及實物圖.應該能幫助一些人吧！！

標簽： 有源晶振封裝尺寸實物

上傳時間： 2013-06-11

上傳用戶：lanwei
基于DDSFPGA的多波形信號源的研究

直接數字合成(DDS)技術采用全數字的合成方法，所產生的信號具有頻率分辨率高、頻率切換速度快、頻率切換時相位連續、輸出相位噪聲低和可以產生任意波形等諸多優點。本文研究的是一種基于DDS/FPGA的多波形信號源系統，其中，DDS技術是其核心技術。DDS可以精確地控制合成信號的三個參量：幅度、相位以及頻率，因此利用DDS技術可以合成任意波形。但因其數字化合成的固有特點，使其輸出信號中存在大量雜散信號。雜散信號的主要來源是：相位截斷帶來的雜散信號；幅度量化帶來的雜散信號；DAC的非線性特性帶來的雜散信號。這些雜散信號嚴重影響了合成信號的頻譜純度。因此抑制這些雜散信號是提高合成信號譜質的關鍵。本文在研究各種抑制DDS雜散技術的基礎上，提出了中和加擾技術，這可以在很大程度上減小雜散對DDS輸出信號譜質的影響。 EP1S808956C6是一款高性能的FPGA芯片，其超強的數據處理能力十分適合應用于DDS多波形信號源的開發。在QuartusⅡ平臺下運用Verilog HDL語言和原理圖設計可以很方便地應用各種抑制雜散信號的方法來提高輸出信號的譜質。結合高速DDS技術和FPGA兩者的優點，本文設計了一種基于DDS/FPGA的多波形信號源，它能完成正弦波、余弦波、三角波、鋸齒波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多種信號。使得所設計的信號源可以適應多種不同的工作環境，給工作帶了方便。

標簽： DDSFPGA 多波形信號源

上傳時間： 2013-07-27

上傳用戶：sc965382896
有源功率因數校正技術的研究

本論文對功率因數的定義、有源功率因數校正(APFC)技術做了分析，在比較三種工作模式的基礎上選擇了臨界導電模式作為本文的研究對象。論文詳細分析了臨界導電模式功率因數校正Bost開關變換器的工作原理，穩態特性，得出了開關頻率與輸入電壓、輸入功率的關系，對器件的應力和輸出電壓紋波進行了詳細的分析，為電路的設計提供了依據。

標簽： 有源功率因數校正技術

上傳時間： 2013-06-13

上傳用戶：banyou
單相有源濾波器控制系統的研究

現代家庭中單相供電的用電設備如電腦、電視機、冰箱等都具有非線性特性，都會產生諧波污染電網。本文針對這一現象研究了單相并聯電壓型有源電力濾波器（APF），設計了一個APF控制系統來產生與諧波電流大小相等方向相反的補償電流，并使補償電流實時地跟蹤諧波電流，從而消除諧波電流達到凈化電網。本文對提出的APF控制系統從模擬和數字兩個方面進行了深入的研究。首先，設計了APF的主電路結構，確定了系統中電感電容等元件參數，并根據仿真結果系統地分析了參數變化對系統補償效果的影響，然后根據補償效果選擇最佳的參數值。其次，針對控制系統要求，選用適合系統的電流電壓PI雙環控制系統，通過參數優化后得到了控制器的最優參數，使控制效果達到最優。并從理論上詳細分析了無差拍控制算法。最后，利用滯環比較原理制作了10KHz的三角波發生器，用于PWM調制電路。在對硬件描述語言以及FPGA設計流程深入理解的基礎上，利用Verilog語言實現了雙環PI控制器和PWM發生電路的數字化，使得有源電力濾波器補償精度提高，有更好的可修改性，可使用于很多不同的非線性負載。

標簽： 單相有源濾波器控制系統

上傳時間： 2013-07-27

上傳用戶：aa17807091
基于FPGA的擴頻模擬信號源的設計

信號發生器是控制系統的重要組成部分。研制出較高精度、可靠性、可調參數的數字量信號發生器，對于促進我國航空、航天、國防以及工業自動化等領域的發展均有重要意義。本文以直接頻率合成和偽隨機碼的設計與實現為中心，對擴頻通信的基本理論、信號源的結構、載波調制等問題進行了深入的分析和研究，并給出了模塊的硬件實現方案。現場可編程門陣列(FPGA)設計靈活、速度快，在數字專用集成電路的設計中得到了廣泛的應用。論文介紹了FPGA技術的發展和應用，包括VHDL語言的基本語法結構和FPGA器件的開發設計流程等等。詳細地分析了各類頻率合成器的基礎上提出采用直接數字式頻率合成原理(DDS)實現低相位噪聲、高分辨率、高精度和高穩定度的信號源。研究了測距偽隨機碼的原理，確定選用移位序列作為系統的擴頻碼序列，并選取了符合本系統使用的移位序列擴頻碼。分別給出并分析了相應的FPGA硬件實現電路。對于載波調制這一關鍵技術，提出了采用二進制相移鍵控相位選擇法并相應作了硬件實現。最后給出具體設計實現了的信號發生器的輸出波形。經實驗室測試，設計的信號發生器滿足要求，且結構簡單、工作可靠、重量輕、體積小，具有良好的應用前景。

標簽： FPGA 擴頻模擬信號源

上傳時間： 2013-04-24

上傳用戶：qweqweqwe
基于FPGA的數字射頻存儲器設計

數字射頻存儲器(Digital Radio FreqlJencyr：Memory DRFM)具有對射頻信號和微波信號的存儲、處理及傳輸能力，已成為現代雷達系統的重要部件。現代雷達普遍采用了諸如脈沖壓縮、相位編碼等更為復雜的信號處理技術，DRFM由于具有處理這些相干波形的能力，被越來越廣泛地應用于電子對抗領域作為射頻頻率源。目前，國內外對DRFM技術的研究還處于起步階段，DRFM部件在采樣率、采樣精度及存儲容量等方面，還不能滿足現代雷達信號處理的要求。本文介紹了DRFM的量化類型、基本組成及其工作原理，在現有的研究基礎上提出了一種便于工程實現的設計方法，給出了基于現場可編程門陣列(Field Programmable Gate Array FPGA)實現的幅度量化DRFM設計方案。本方案的采樣率為1 GHz、采樣精度12位，具體實現是采用4個采樣率為250 MHz的ADC并行交替等效時間采樣以達到1 GHz的采樣率。單通道內采用數字正交采樣技術進行相干檢波，用于保存信號復包絡的所有信息。利用FPGA器件實現DRFM的控制器和多路采樣數據緩沖器，采用硬件描述語言(Very High Speed}lardware Description Language VHDL)實現了DRFM電路的FPGA設計和功能仿真、時序分析。方案中采用了大量的低壓差分信號(Low Voltage Differential Signaling LVDS)邏輯的芯片，從而大大降低了系統的功耗，提高了系統工作的可靠性。本文最后對采用的數字信號處理算法進行了仿真，仿真結果證明了設計方案的可行性。本文提出的基于FPGA的多通道DRFM系統與基于專用FIFO存儲器的DRFM相比，具有更高的性能指標和優越性。

標簽： FPGA 數字射頻存儲器

上傳時間： 2013-06-01

上傳用戶：lanwei