隨著數(shù)字技術(shù)的高速發(fā)展，越來(lái)越多的針對(duì)數(shù)字視頻壓縮、傳送、顯示等的設(shè)備涌入市場(chǎng)。要從這些良莠不齊的產(chǎn)品中挑選出令人滿意的商品，一套良好的數(shù)字視頻測(cè)試設(shè)備就必不可少。然而，現(xiàn)階段大多數(shù)數(shù)字視頻信號(hào)源都存在不同的缺點(diǎn)，如測(cè)試圖像種類太少、沒(méi)有動(dòng)態(tài)測(cè)試源、缺乏專用測(cè)試信號(hào)等。為有效克服這些缺陷，作者設(shè)計(jì)并開(kāi)發(fā)了一套基于FPGA的數(shù)字視頻信號(hào)發(fā)生器。整個(gè)系統(tǒng)包括硬件平臺(tái)和圖像格式轉(zhuǎn)換軟件兩大部分。硬件平臺(tái)本身即為獨(dú)立的信號(hào)發(fā)生器，可以生成多種測(cè)試圖像。配備了圖像格式轉(zhuǎn)換軟件，就可以實(shí)現(xiàn)硬件平臺(tái)從PC機(jī)接收各種靜態(tài)測(cè)試圖像、動(dòng)態(tài)測(cè)試序列，不斷更新測(cè)試圖像庫(kù)。整個(gè)系統(tǒng)具有良好的硬件體系結(jié)構(gòu)、便捷的輸入接口，穩(wěn)定的信號(hào)輸出，同時(shí)操作靈活、方便，易于升級(jí)更新。 在系統(tǒng)的開(kāi)發(fā)過(guò)程中，使用了多種硬件、軟件開(kāi)發(fā)工具，如PROTEL DXP、ISE、MODEL SIM、MATLAB、C＃．NET等。由于軟硬件調(diào)試均由同一人完成，因此整個(gè)系統(tǒng)具備良好的統(tǒng)一性和兼容性。 另外，作者還研究并設(shè)計(jì)了一種針對(duì)H.264編解碼器壓縮損傷的測(cè)試信號(hào)。評(píng)估一個(gè)編碼器的性能可采用主觀評(píng)價(jià)或客觀評(píng)價(jià)兩種方法。其中主觀評(píng)價(jià)最為直接、有效。本文在依托主觀評(píng)價(jià)方法的基礎(chǔ)上，結(jié)合客觀參數(shù)的指導(dǎo)性，研究并設(shè)計(jì)一種通過(guò)人眼就可以方便的觀測(cè)到實(shí)際存在的壓縮損傷的測(cè)試信號(hào)，以達(dá)到直接對(duì)編解碼器性能進(jìn)行比較的目的。
標(biāo)簽： FPGA 數(shù)字視頻 信號(hào)發(fā)生器
上傳時(shí)間： 2013-07-19
上傳用戶：cxl274287265
隨著多媒體編碼技術(shù)的發(fā)展，視頻壓縮標(biāo)準(zhǔn)在很多領(lǐng)域都得到了成功應(yīng)用，如視頻會(huì)議(H.263)、DVD(MPEG-2)、機(jī)頂盒(MPEG-2)等等，而網(wǎng)絡(luò)帶寬的不斷提升和高效視頻壓縮技術(shù)的發(fā)展使人們逐漸把關(guān)注的焦點(diǎn)轉(zhuǎn)移到了寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)上來(lái)。帶寬的增加為流式媒體的發(fā)展鋪平了道路，而高效的視頻壓縮標(biāo)準(zhǔn)的出臺(tái)則是流媒體技術(shù)發(fā)展的關(guān)鍵。H.264/AVC是由國(guó)際電信聯(lián)合會(huì)和國(guó)際標(biāo)準(zhǔn)化組織共同發(fā)展的下一代視頻壓縮標(biāo)準(zhǔn)之一。新標(biāo)準(zhǔn)中采用了新的視頻壓縮技術(shù)，如多模式幀間預(yù)測(cè)、1/4像素精度預(yù)測(cè)、整數(shù)DCT變換、變塊尺寸運(yùn)動(dòng)補(bǔ)償、基于上下文的二元算術(shù)編碼(CABAC)、基于上下文的變長(zhǎng)編碼(CAVLC)等等，這些技術(shù)的采用大大提高了視頻壓縮的效率，更有利于寬帶網(wǎng)絡(luò)數(shù)字電視(IPTV)、流媒體等基于傳輸?shù)臉I(yè)務(wù)的實(shí)現(xiàn)。 本文主要根據(jù)視頻會(huì)議應(yīng)用的需要對(duì)JM8.6代碼進(jìn)行優(yōu)化，目標(biāo)是實(shí)現(xiàn)基于Baseline的低復(fù)雜度的CIF編碼器，并對(duì)部分功能模塊進(jìn)行電路設(shè)計(jì)。在設(shè)計(jì)方法上采用自頂向下的設(shè)計(jì)方法，首先對(duì)H.264編碼器的C代碼和算法進(jìn)行優(yōu)化，并對(duì)優(yōu)化后的結(jié)果進(jìn)行測(cè)試比較，結(jié)果顯示在圖像質(zhì)量沒(méi)有明顯降低的情況下，H.264編碼器編碼CIF格式視頻每秒達(dá)到15幀以上，滿足了視頻會(huì)議應(yīng)用的實(shí)時(shí)性要求。然后，以C模型為參考對(duì)H.264編碼器的部分功能模塊電路進(jìn)行設(shè)計(jì)。采用Verilog HDL實(shí)現(xiàn)了這些模塊，并在Quartus Ⅱ中進(jìn)行了綜合、仿真、驗(yàn)證。主要完成了Zig-zag掃描和CAVLC模塊的設(shè)計(jì)，詳細(xì)說(shuō)明模塊的工作原理和過(guò)程，然后進(jìn)行多組的仿真測(cè)試，結(jié)果與C模型相應(yīng)部分的結(jié)果一致，證明了設(shè)計(jì)的正確性。
上傳時(shí)間： 2013-06-11
上傳用戶：kjgkadjg
H-JTAG USB仿真器是一款高速USB接口仿真器。仿真器采用USB接口供電，無(wú)需外接電源。支持10K~15MHZ的JTAG時(shí)鐘,，可提供最高可達(dá)750 KB/S的下載速度與最高可達(dá)550 KB/S讀取速度。與H-JTAG/H-FLASHER配合使用，可以實(shí)現(xiàn)高速調(diào)試與下載。該仿真器靈活，高效，穩(wěn)定性好，能夠全面滿足用戶的需求
標(biāo)簽： H-JTAG
上傳時(shí)間： 2013-04-24
上傳用戶：q123321
針對(duì)單件車間調(diào)度問(wèn)題，設(shè)計(jì)一種基于整數(shù)編碼的單親遺傳算法。該算法既具有單親遺傳算法運(yùn)算量小、不存在“早熟收斂”現(xiàn)象等優(yōu)點(diǎn)，在編碼中又體現(xiàn)了單件車間調(diào)度的“保序性”等工藝約束條件，增強(qiáng)了調(diào)度算法的整體性
標(biāo)簽： 車間調(diào)度 單親遺傳算法
上傳時(shí)間： 2013-04-24
上傳用戶：笨小孩
H.264視頻編解碼標(biāo)準(zhǔn)以其高壓縮比、高圖像質(zhì)量、良好的網(wǎng)絡(luò)適應(yīng)性等優(yōu)點(diǎn)在數(shù)字電視廣播、網(wǎng)絡(luò)視頻流媒體傳輸、視頻實(shí)時(shí)通信等許多方面得到了廣泛應(yīng)用。提高H.264幀內(nèi)預(yù)測(cè)的速度，對(duì)于實(shí)時(shí)性要求較高的場(chǎng)合具有重大的意義。為此，論文在總結(jié)國(guó)內(nèi)外相關(guān)研究的基礎(chǔ)上，針對(duì)H.264幀內(nèi)預(yù)測(cè)的軟件實(shí)現(xiàn)具有運(yùn)算量大、實(shí)時(shí)性差等缺點(diǎn)，提出了一種基于FPGA的高并行、多流水線結(jié)構(gòu)的幀內(nèi)預(yù)測(cè)算法的硬件實(shí)現(xiàn)。 論文在詳細(xì)闡述H.264幀內(nèi)預(yù)測(cè)編碼技術(shù)的基礎(chǔ)上，分析了17種預(yù)測(cè)模式算法，通過(guò)Matlab仿真建模，直觀地給出了預(yù)測(cè)模式的預(yù)測(cè)效果，并在JM12.2官方驗(yàn)證平臺(tái)上測(cè)試比較各種預(yù)測(cè)模式對(duì)編碼性能的影響，以此為根據(jù)對(duì)幀內(nèi)預(yù)測(cè)模式進(jìn)行裁剪。接著論文提出了基于FPGA的幀內(nèi)預(yù)測(cè)系統(tǒng)的設(shè)計(jì)方案，將前段采集劍的RGB圖像通過(guò)色度轉(zhuǎn)換模塊轉(zhuǎn)換成YCbCr圖像，存入片外SDRAM中，控制模塊負(fù)責(zé)讀寫(xiě)數(shù)掘送入幀內(nèi)預(yù)測(cè)模塊進(jìn)行處理。幀內(nèi)預(yù)測(cè)模塊中，采用一種并行結(jié)構(gòu)的可配置處理單元，即先求和再移位最后限幅的電路結(jié)構(gòu)，來(lái)計(jì)算各預(yù)測(cè)模式下的預(yù)測(cè)值，極大地減小了預(yù)測(cè)電路的復(fù)雜度。針對(duì)預(yù)測(cè)模式選擇算法，論文采用多模式并行運(yùn)算的方法，即多個(gè)結(jié)構(gòu)相同的殘差計(jì)算模塊，同時(shí)計(jì)算各種預(yù)測(cè)模式對(duì)應(yīng)的SATD值，充分發(fā)揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設(shè)計(jì)提高硬件的工作效率。最后，論文設(shè)計(jì)了LCD顯示模塊直觀地顯示所得到的最佳預(yù)測(cè)模式。 整個(gè)幀內(nèi)預(yù)測(cè)系統(tǒng)被劃分成多個(gè)功能模塊，采用層次化、模塊化的設(shè)計(jì)思想，并采用流水線結(jié)構(gòu)和乒乓操作來(lái)提高系統(tǒng)的并行性、運(yùn)行速度和總線利用率。所有模塊用Verilog語(yǔ)言設(shè)計(jì)，由Modelsim仿真和集成開(kāi)發(fā)環(huán)境ISE9.1綜合。仿真與綜合結(jié)果表明，系統(tǒng)時(shí)鐘頻率最高達(dá)到106.7MHz。該設(shè)計(jì)在完成功能的基礎(chǔ)上，能夠較好地滿足實(shí)時(shí)性要求。論文對(duì)于研究基于FPGA的H.264視頻壓縮編碼系統(tǒng)進(jìn)行了有益的探索，具有一定的實(shí)用價(jià)值。
標(biāo)簽： H264 視頻編碼器 幀內(nèi)預(yù)測(cè) 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-21
上傳用戶：ABCD_ABCD
H.264是2003年5月正式頒布的視頻壓縮標(biāo)準(zhǔn)，它采用了大量最新的視頻編碼技術(shù)，壓縮效率和靈活性方面比先前的標(biāo)準(zhǔn)有了很大的提高，廣泛應(yīng)用在多媒體傳輸、存儲(chǔ)等領(lǐng)域。 本文研究反量化、反變換以及幀內(nèi)預(yù)測(cè)等H.264幀內(nèi)...
上傳時(shí)間： 2013-04-24
上傳用戶：hooooor
H橋電路，電機(jī)驅(qū)動(dòng)原理
標(biāo)簽： H橋電路
上傳時(shí)間： 2013-06-06
上傳用戶：yangbo69
·ITU-T G.729的一個(gè)實(shí)現(xiàn)例子(包括附錄b的vod檢測(cè)等功能)-ITU-T g.729 example, include VOD detect of reference B, etc.文件列表(點(diǎn)擊判斷是否您需要的文件): g729b_v14 .........\acelp_co.c .........\basic_op.c .....
上傳時(shí)間： 2013-05-20
上傳用戶：Garfield
·詳細(xì)說(shuō)明：h.264 source codes , the x264 is the most effience t e. and the codes are the newst codes . you c a n compile ti using VC 文件列表: x264 ....\AUTHORS ....\build ....\
標(biāo)簽： nbsp source codes 264
上傳時(shí)間： 2013-07-31
上傳用戶：zhang97080564
·《信號(hào)處理引論》【國(guó)外電子與通信教材系列】 【原書(shū)作者】： [美]James H. McClellan/ Ronald W. Schafer/ Mark A. Yoder【譯者】：周利清 等【出版社】 ： 電子工業(yè)出版社【出版日期】：2005年4月【文件格式】：超星 本書(shū)是作者根據(jù)他們近十年的教學(xué)和研究
標(biāo)簽： 信號(hào)處理
上傳時(shí)間： 2013-04-24
上傳用戶：shuiyuehen1987
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
