電機(jī)優(yōu)化設(shè)計(jì)是復(fù)雜的有約束、非線性、混合離散多變量規(guī)劃問題.該文在對電機(jī)優(yōu)化設(shè)計(jì)理論進(jìn)行研究的基礎(chǔ)上,從一般傳統(tǒng)的優(yōu)化方法入手,對電機(jī)的全局優(yōu)化設(shè)計(jì)方法特別是遺傳算法進(jìn)行了詳細(xì)的研究和探討.該論文的主要工作包括:(1)對適應(yīng)于電機(jī)優(yōu)化設(shè)計(jì)的常用傳統(tǒng)優(yōu)化方法(HOOKE-JEEVES法、MDOD法和SUMT法)進(jìn)行了較為詳細(xì)的研究,給出了各種方法的計(jì)算流程和步驟;(2)對全局優(yōu)化的理論和方法進(jìn)行了研究,分析了全局優(yōu)化方法中的隨機(jī)實(shí)驗(yàn)法、模擬退火算法和模擬進(jìn)化算法各自的特點(diǎn),對遺傳算法的工作原理及其諸要素進(jìn)行了詳細(xì)的探討;(3)在對遺傳算法的基本原理進(jìn)行研究的基礎(chǔ)上,進(jìn)行了電機(jī)優(yōu)化設(shè)計(jì)遺傳算法的研究,分析了各要素對電機(jī)優(yōu)化設(shè)計(jì)遺傳算法性能的影響;(4)建立了三相異步電機(jī)多目標(biāo)優(yōu)化設(shè)計(jì)的數(shù)學(xué)模型,分別編制了基于HOOKE-JEEVES法、MDOD法和多輪進(jìn)化遺傳算法的電機(jī)優(yōu)化設(shè)計(jì)程序,并對使用各種優(yōu)化方法優(yōu)化的結(jié)果進(jìn)行了對比分析.
標(biāo)簽： 算法 異步電機(jī) 多目標(biāo)
上傳時(shí)間： 2013-04-24
上傳用戶：tonyshao
電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實(shí)現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時(shí)需要進(jìn)行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運(yùn)算，計(jì)算特定電壓空間矢量作用時(shí)間時(shí)需要進(jìn)行正弦、余弦三角函數(shù)的運(yùn)算以及過飽和情況下的歸一化處理過程，同時(shí)，在整個SVPWM算法中還包含了無理數(shù)的運(yùn)算，這些復(fù)雜計(jì)算不可避免地會產(chǎn)生大量計(jì)算誤差，對高精度實(shí)時(shí)控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運(yùn)算的計(jì)算量大，對系統(tǒng)的處理速度要求高，程序設(shè)計(jì)復(fù)雜，系統(tǒng)運(yùn)行時(shí)間長，占用系統(tǒng)資源多。因此，從工程實(shí)際應(yīng)用的角度出發(fā)，需要對常規(guī)SVPWM算法進(jìn)行優(yōu)化設(shè)計(jì)。 本文提出的優(yōu)化SVPWM算法，只需進(jìn)行普通的四則運(yùn)算，計(jì)算非常簡單，克服了上述常規(guī)SVPWM算法中的缺點(diǎn)，同時(shí)，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點(diǎn)置于各扇區(qū)中點(diǎn)的方法，達(dá)到降低三相橋式逆變電路中開關(guān)器件開關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實(shí)現(xiàn)SVPWM的控制功能，在實(shí)時(shí)性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對優(yōu)化的SVPWM系統(tǒng)原型進(jìn)行建模和仿真，當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語言設(shè)計(jì)輸入方法與原理圖設(shè)計(jì)輸入方法相結(jié)合的混合設(shè)計(jì)輸入方法進(jìn)行FPGA/CPLD的電路設(shè)計(jì)與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進(jìn)行功能仿真和性能分析，驗(yàn)證了本文提出的SVPWM優(yōu)化設(shè)計(jì)方案的可行性和有效性。
標(biāo)簽： FPGACPLD SVPWM 算法優(yōu)化
上傳時(shí)間： 2013-06-27
上傳用戶：小儒尼尼奧
變頻器在各行各業(yè)中的各種設(shè)備上迅速普及應(yīng)用，已成為當(dāng)今節(jié)電、改造傳統(tǒng)工業(yè)、改善工藝流程、提高生產(chǎn)過程自動化水平、提高產(chǎn)品質(zhì)量以及推動技術(shù)進(jìn)步的主要手段之一，是國民經(jīng)濟(jì)和生活中普遍需要的新技術(shù)。但是現(xiàn)有變頻器的調(diào)制算法尚存在一些缺點(diǎn)，如開關(guān)損耗大和共模電流大等，因此有必要研究和設(shè)計(jì)高性能調(diào)制算法的變頻控制器。鑒于此，開展了以下工業(yè)變頻器高性能調(diào)制算法為對象的研究內(nèi)容： 在闡述了工業(yè)變頻器系統(tǒng)的結(jié)構(gòu)、調(diào)制算法、調(diào)速算法的基礎(chǔ)上，結(jié)合數(shù)學(xué)模型，分析了共模電壓產(chǎn)生的原理、共模電流其影響和危害，給出了共模電壓和共模電流的關(guān)系。總結(jié)其他的抑制共模電壓的方案基礎(chǔ)上，提出一種新的共模電壓抑制SVPWM；還闡述了死區(qū)產(chǎn)生的原因及其影響，以及死區(qū)補(bǔ)償?shù)脑聿⑸鲜鰞蓚€調(diào)制算法利用MATLAB/SIMULINK軟件對該系統(tǒng)給予了全面的仿真分析。 變頻器硬件部分設(shè)計(jì)包括整流濾波電路、逆變器功率電路、上電保護(hù)電路、DSP控制系統(tǒng)及其外圍電路、IGBT驅(qū)動及保護(hù)電路以及反激式開關(guān)電源，對于傳感器檢測濾波電路的具體電路參數(shù)設(shè)計(jì)，是在PSPICE上仿真基礎(chǔ)上得出。并在考慮成本、EMC、效率等因素后考慮完成了所有硬件相關(guān)的原理圖繪制和PCB繪制； 變頻器軟件部分設(shè)計(jì)包括主程序、鍵盤掃描程序、系統(tǒng)狀態(tài)處理程序、PWM發(fā)送中斷程序、電機(jī)啟動函數(shù)、電壓調(diào)整程序、AD采樣中斷程序以及故障保護(hù)中斷程序。在實(shí)現(xiàn)一般SVPWM的基礎(chǔ)上，根據(jù)之前理論和仿真得到的共模電壓抑制SVPWM、以及死區(qū)補(bǔ)償算法，將這兩個對SVPWM進(jìn)行改進(jìn)的調(diào)制算法在硬件平臺上實(shí)現(xiàn)。 在硬件電路完成設(shè)計(jì)的各個階段，逐漸編制相應(yīng)的控制程序，并進(jìn)行調(diào)試，并完成整個程序的編制和調(diào)試。此外，還調(diào)試了系統(tǒng)所需的反激式開關(guān)電源。整個系統(tǒng)調(diào)試中遇到了很多問題，如鍵盤消除抖動問題、共模電壓抑制SVPWM出現(xiàn)的直通現(xiàn)象等。最終完成了工業(yè)變頻器樣機(jī)，并且采用的是文章中研究的調(diào)制算法，效果良好，達(dá)到設(shè)計(jì)的目的； 提出了一種將有源功率因數(shù)校正(PFC)技術(shù)引用到串級調(diào)速中來提高定子側(cè)功率因數(shù)的新方法。通過建立電動機(jī)折算到轉(zhuǎn)子側(cè)的等值電路，重點(diǎn)分析了有源PFC技術(shù)代替?zhèn)鹘y(tǒng)串級調(diào)速系統(tǒng)中的不控整流橋后，系統(tǒng)可以等效為轉(zhuǎn)子串電阻調(diào)速。得到了等效串電阻的計(jì)算公式和變化趨勢，對電動機(jī)功率因數(shù)、電磁轉(zhuǎn)矩脈動也進(jìn)行了分析，發(fā)現(xiàn)能夠比傳統(tǒng)串級調(diào)速時(shí)有所提升。鑒于電動機(jī)轉(zhuǎn)子側(cè)電勢頻率非常低，分析了有源PFC的具體實(shí)現(xiàn)的特殊考慮和參數(shù)選取方法，并基于對稱平衡的Scott變壓器和兩個單相有源PFC電路實(shí)現(xiàn)了繞線電動機(jī)轉(zhuǎn)子側(cè)的三相有源低頻PFC，得到超低紋波的直流輸出電壓。利用MATLAB建立了完整的仿真平臺，所得結(jié)果驗(yàn)證了理論分析的正確性。
上傳時(shí)間： 2013-07-09
上傳用戶：qq442012091
現(xiàn)如今，逆變器的脈沖寬度調(diào)制(PWM)技術(shù)作為一種最常見的調(diào)制方式在交流傳動系統(tǒng)中廣泛應(yīng)用。采用PWM調(diào)制技術(shù)的最終目的在于追求逆變器輸出電壓、電流波形更接近正弦從而進(jìn)一步控制負(fù)載電機(jī)的磁通正弦化。為了達(dá)到這些目的，很多種基于PWM原理的調(diào)制方法被相繼提出并應(yīng)用。 在鐵道牽引調(diào)速系統(tǒng)中，逆變裝置具有調(diào)速范圍寬，輸出頻率變化快等特點(diǎn)，而逆變器本身器件的開關(guān)頻率又不是很高。這種情況下，分段同步調(diào)制模式的使用有效地改善了變頻器的輸出，達(dá)到了減少諧波的目的。本文圍繞分段同步調(diào)制在交流牽引傳動系統(tǒng)中的應(yīng)用進(jìn)行研究，主要目的在于解決該調(diào)制模式應(yīng)用中存在的切換點(diǎn)選擇、切換震蕩沖擊等問題。文章詳細(xì)討論了分段調(diào)制模式下載波比和載波比切換點(diǎn)選取的原則，重點(diǎn)分析了分段同步調(diào)制模式下載波比切換點(diǎn)沖擊電壓的產(chǎn)生原因和危害，提出了改善電壓電流沖擊的方法，并在搭建的實(shí)驗(yàn)平臺上驗(yàn)證了理論分析的正確性。此外，本文還對列車高速時(shí)載波比極低的極限情況下分段同步調(diào)制對變頻器輸出交流電壓和直流回流電流諧波的改善情況進(jìn)行了理論推導(dǎo)和仿真分析。 論文搭建了用于調(diào)制實(shí)驗(yàn)的3.7kW小功率電機(jī)實(shí)驗(yàn)平臺，在開環(huán)的VVVF調(diào)速系統(tǒng)中進(jìn)行了分段同步調(diào)制載波比切換實(shí)驗(yàn)；在Matlab/Simulink環(huán)境下搭建了分段同步調(diào)制模式下的電機(jī)牽引模型，進(jìn)行了分段同步調(diào)制載波比切換仿真；實(shí)驗(yàn)和仿真結(jié)果表明，文章所提出的方法很好地完成了分段同步算法且有效抑制了可能發(fā)生的沖擊，所得結(jié)果驗(yàn)證了理論分析的正確性。
上傳時(shí)間： 2013-08-04
上傳用戶：hphh
60年代初，國際上首次將B超診斷儀應(yīng)用于臨床診斷，40多年來B超診斷儀的發(fā)展極為迅速。隨著數(shù)字信號處理及計(jì)算機(jī)技術(shù)的發(fā)展，目前國際上先進(jìn)水平的超聲診斷設(shè)備幾乎每一個環(huán)節(jié)都包含著數(shù)字信號處理的內(nèi)容，研制全數(shù)字化的超聲診斷設(shè)備已成為發(fā)展趨勢。 @@ 基于FPGA及嵌入式操作系統(tǒng)的全數(shù)字超聲診斷系統(tǒng)具有技術(shù)含量高、便攜的特點(diǎn)，可用數(shù)字硬件電路來實(shí)現(xiàn)數(shù)據(jù)量極其龐大的超聲信息的實(shí)時(shí)處理。 @@ 本文從超聲診斷原理入手，在對超聲診斷系統(tǒng)中的幾個關(guān)鍵技術(shù)進(jìn)行分析的基礎(chǔ)上，重點(diǎn)研究開發(fā)超聲診斷系統(tǒng)中數(shù)字信號處理部分的兩個核心算法。以FPGA芯片為載體，在Quartus Ⅱ平臺中采用Verilog HDL語言進(jìn)行編程并仿真驗(yàn)證，分別實(shí)現(xiàn)了數(shù)字FIR濾波器及CORDIC坐標(biāo)變換兩個模塊的功能。另外，采用Verilog HDL語言對應(yīng)用于圖像顯示模塊的SPI接口進(jìn)行了編程設(shè)計(jì)，編譯下載至FPGA中，最終實(shí)現(xiàn)了與ARM A8的OMPG3530板之間高速串行數(shù)據(jù)的傳輸。 @@ 采用在單片F(xiàn)PGA芯片內(nèi)實(shí)現(xiàn)數(shù)字式超聲診斷部分核心算法并與高性能ARMA8處理器相配合的數(shù)字信號處理解決方案，具有高速度、高精度、高集成度、便攜的特點(diǎn)，為全數(shù)字化便攜超聲診斷設(shè)備的研制打下了基礎(chǔ)。 @@關(guān)鍵詞：超聲診斷系統(tǒng)；FPGA；數(shù)字FIR濾波器；CORDIC算法；SPI總線
標(biāo)簽： FPGA 全數(shù)字 超聲診斷系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：hxy200501
電壓空間矢量脈沖寬度調(diào)制技術(shù)是一種性能優(yōu)越、易于數(shù)字化實(shí)現(xiàn)的脈沖寬度調(diào)制方案。在常規(guī)SVPWM算法中，判定等效電壓空間矢量所處扇區(qū)位置時(shí)需要進(jìn)行坐標(biāo)旋轉(zhuǎn)和反正切三角函數(shù)的運(yùn)算，計(jì)算特定電壓空間矢量作用時(shí)間時(shí)需要進(jìn)行正弦、余弦三角函數(shù)的運(yùn)算以及過飽和情況下的歸一化處理過程，同時(shí)，在整個SVPWM算法中還包含了無理數(shù)的運(yùn)算，這些復(fù)雜計(jì)算不可避免地會產(chǎn)生大量計(jì)算誤差，對高精度實(shí)時(shí)控制產(chǎn)生不可忽視的影響，而且這些復(fù)雜運(yùn)算的計(jì)算量大，對系統(tǒng)的處理速度要求高，程序設(shè)計(jì)復(fù)雜，系統(tǒng)運(yùn)行時(shí)間長，占用系統(tǒng)資源多。因此，從工程實(shí)際應(yīng)用的角度出發(fā)，需要對常規(guī)SVPWM算法進(jìn)行優(yōu)化設(shè)計(jì)。 本文提出的優(yōu)化SVPWM算法，只需進(jìn)行普通的四則運(yùn)算，計(jì)算非常簡單，克服了上述常規(guī)SVPWM算法中的缺點(diǎn)，同時(shí)，采用交叉分配零電壓空間矢量，并將零電壓空間矢量的切換點(diǎn)置于各扇區(qū)中點(diǎn)的方法，達(dá)到降低三相橋式逆變電路中開關(guān)器件開關(guān)損耗的目的。SVPWM算法要求高速的數(shù)據(jù)處理能力，傳統(tǒng)的MCU、DSP都難以滿足其要求，而具有高速數(shù)據(jù)處理能力的FPGA/CPLD則可以很好的實(shí)現(xiàn)SVPWM的控制功能，在實(shí)時(shí)性、靈活性等方面有著MCU、DSP無法比擬的優(yōu)越性。本文利用MATLAB/Simulink軟件對優(yōu)化的SVPWM系統(tǒng)原型進(jìn)行建模和仿真，當(dāng)仿真效果達(dá)到SVPWM系統(tǒng)控制要求后，在XilinxISE環(huán)境下采用硬件描述語言設(shè)計(jì)輸入方法與原理圖設(shè)計(jì)輸入方法相結(jié)合的混合設(shè)計(jì)輸入方法進(jìn)行FPGA/CPLD的電路設(shè)計(jì)與輸入，建立相同功能的SVPWM系統(tǒng)模型，然后利用ISESimulator（VHDL/Verilog）仿真器進(jìn)行功能仿真和性能分析，驗(yàn)證了本文提出的SVPWM優(yōu)化設(shè)計(jì)方案的可行性和有效性。
標(biāo)簽： FPGACPLD SVPWM 算法優(yōu)化
上傳時(shí)間： 2013-07-30
上傳用戶：15953929477
隨著中國二代導(dǎo)航系統(tǒng)的建設(shè)，衛(wèi)星導(dǎo)航的應(yīng)用將普及到各個行業(yè)，具有自主知識產(chǎn)權(quán)的衛(wèi)星導(dǎo)航接收機(jī)的研究與設(shè)計(jì)是該領(lǐng)域的一個研究熱點(diǎn)。在接收機(jī)的設(shè)計(jì)中，對于成熟技術(shù)將利用ASIC芯片進(jìn)行批量生產(chǎn)，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機(jī)技術(shù)，特別是在需要利用接收機(jī)平臺進(jìn)行提高接收機(jī)性能研究時(shí)，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進(jìn)行批量生產(chǎn)。本課題就是基于FPGA研究GPS并行捕獲技術(shù)的硬件電路，著重進(jìn)行了其中一個捕獲通道的設(shè)計(jì)和實(shí)現(xiàn)。 GPS信號捕獲時(shí)間是影響GPS接收機(jī)性能的一個關(guān)鍵因素，尤其是在高動態(tài)和實(shí)時(shí)性要求高的應(yīng)用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關(guān)法基礎(chǔ)上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統(tǒng)進(jìn)行總體功能劃分和結(jié)構(gòu)設(shè)計(jì)，并采用自底向上的方法對系統(tǒng)進(jìn)行功能實(shí)現(xiàn)和驗(yàn)證。 本課題以Xilinx公司的Spartan3E開發(fā)板為硬件開發(fā)平臺，以ISE9.2i為軟件開發(fā)平臺，采用Verilog HDL編程實(shí)現(xiàn)該系統(tǒng)。并利用Nemerix公司的GPS射頻芯片NJ1006A設(shè)計(jì)制作了GPS中頻信號產(chǎn)生平臺。該平臺可實(shí)時(shí)地輸出采樣頻率為16.367MHz的GPS數(shù)字中頻信號。 本課題主要是基于采樣率變換和FFT實(shí)現(xiàn)對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點(diǎn)FFT IP核對C/A碼進(jìn)行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續(xù)跟蹤的要求。 同時(shí)，由于FFT算法是以資源換取時(shí)間的方法來提高GPS捕獲速度的，所以在設(shè)計(jì)時(shí)，合理地采用FPGA設(shè)計(jì)思想與技巧優(yōu)化系統(tǒng)。基于實(shí)用性的要求，詳細(xì)的給出了基于FFT的GPS并行捕獲各個模塊的實(shí)現(xiàn)原理、實(shí)現(xiàn)結(jié)構(gòu)以及仿真結(jié)果。并達(dá)到降低系統(tǒng)硬件資源，能夠快速、高效地實(shí)現(xiàn)對GPS C/A碼捕獲的要求。 本研究是導(dǎo)航研究所承擔(dān)的國家863課題“利用多徑信號提高GNSS接收機(jī)性能的新技術(shù)研究”中關(guān)于接收機(jī)信號捕獲算法的一部分，對接收機(jī)的設(shè)計(jì)具有一定的參考價(jià)值。
上傳時(shí)間： 2013-07-22
上傳用戶：user08x
通信與信息技術(shù)行業(yè)飛速發(fā)展，已成為我國支柱產(chǎn)業(yè)之一。隨著該行業(yè)的迅速發(fā)展，社會對具備實(shí)際動手能力人才的需求也不斷增加，高校通信教學(xué)改革勢在必行。在最初的通信原理實(shí)驗(yàn)設(shè)備中每個實(shí)驗(yàn)獨(dú)立占用一塊硬件資源，隨著EDA技術(shù)的發(fā)展，實(shí)驗(yàn)設(shè)備廠商將CPLD/FPGA技術(shù)作為獨(dú)立的一項(xiàng)實(shí)驗(yàn)內(nèi)容，加入到通信原理實(shí)驗(yàn)設(shè)備中。FPGA技術(shù)具備集成度高、速度快和現(xiàn)場可編程的優(yōu)勢，適合高集成度和高速的時(shí)序運(yùn)算。本文總結(jié)現(xiàn)有通信原理實(shí)驗(yàn)設(shè)備的優(yōu)缺點(diǎn)，采用FPGA技術(shù)設(shè)計(jì)出集驗(yàn)證性和設(shè)計(jì)性于一體，具備較高的綜合性和系統(tǒng)性的通信原理實(shí)驗(yàn)系統(tǒng)。 本系統(tǒng)提供了一個開放性的硬件、軟件平臺，從培養(yǎng)學(xué)生實(shí)際動手能力出發(fā)，利用FPGA在通用的硬件上實(shí)現(xiàn)所有實(shí)驗(yàn)內(nèi)容。學(xué)生在本系統(tǒng)上除了能完成已固化的實(shí)驗(yàn)內(nèi)容，還可以實(shí)現(xiàn)電子設(shè)計(jì)開發(fā)和驗(yàn)證。這對培養(yǎng)學(xué)生的實(shí)踐能力大有裨益。 本文結(jié)合數(shù)字通信系統(tǒng)基本模型，把基于FPGA的通信原理實(shí)驗(yàn)系統(tǒng)劃分為信號源模塊、發(fā)送端模塊、信道仿真模塊、接收端模塊和同步模塊幾部分。其中，模擬信號源采用DDS技術(shù)，能夠生成非常高的頻率精度，可作為任意波形發(fā)生器。發(fā)送端和接收端模塊結(jié)合到一起組成多體制調(diào)制解調(diào)器，形成多頻段、多波形的軟件無線電系統(tǒng)。載波同步采用全數(shù)字COSTAS環(huán)提取技術(shù)，具備良好的載波跟蹤特性，利用對載波相位不敏感 的Gardner算法跟蹤位同步信號。 本文首先介紹了通信原理實(shí)驗(yàn)系統(tǒng)的研究現(xiàn)狀和意義；然后根據(jù)通信系統(tǒng)模型從《通信原理》各個章節(jié)中提煉出各模塊的實(shí)驗(yàn)內(nèi)容，分別列出各實(shí)驗(yàn)的數(shù)字化實(shí)現(xiàn)模型；繼而根據(jù)各模塊資源需求選取合適FPGA芯片，并給出硬件設(shè)計(jì)方案；最后，給出各模塊在FPGA上具體實(shí)現(xiàn)過程、系統(tǒng)測試結(jié)果及分析。測試和實(shí)際運(yùn)行結(jié)果表明設(shè)計(jì)方法正確，且功能和技術(shù)指標(biāo)滿足設(shè)計(jì)要求。 關(guān)鍵詞：通信原理，實(shí)驗(yàn)系統(tǒng)，F(xiàn)PGA，DDS，多體制調(diào)制解調(diào)，全數(shù)字COSTAS環(huán)，位同步
標(biāo)簽： FPGA 通信原理 實(shí)驗(yàn)系統(tǒng)
上傳時(shí)間： 2013-07-07
上傳用戶：evil
矩陣運(yùn)算是描述許多工程問題中不可缺少的數(shù)學(xué)關(guān)系，矩陣運(yùn)算具有執(zhí)行效率好、速度快、集成度高等優(yōu)點(diǎn)，并且隨著動態(tài)可配置技術(shù)的發(fā)展，靈活性也有了很大的提高。因此，尋找矩陣運(yùn)算的高速實(shí)現(xiàn)方法是具有很大的現(xiàn)實(shí)意義，能夠?yàn)楦咚龠\(yùn)算應(yīng)用提供技術(shù)支持。 為了提高研究成果的實(shí)用性與商用性，本文主要針對某種體積小、運(yùn)算速度和性能要求很高的特殊場合設(shè)計(jì)并實(shí)現(xiàn)基于FPGA的矩陣運(yùn)算功能。通過系統(tǒng)地研究FPGA功能結(jié)構(gòu)、設(shè)計(jì)原理、DSP接口、IEEE-754標(biāo)準(zhǔn)，深入學(xué)習(xí)浮點(diǎn)數(shù)及矩陣的基礎(chǔ)運(yùn)算以及硬件編程語言等內(nèi)容，根據(jù)矩陣運(yùn)算的特點(diǎn)和原理，討論了硬件設(shè)計(jì)方面重點(diǎn)對具體核心器件結(jié)構(gòu)、特點(diǎn)以及有關(guān)FPGA的設(shè)計(jì)流程和控制器Verilog HDL硬件編程語言代碼方面內(nèi)容，確定了基于FPGA浮點(diǎn)運(yùn)算及矩陣運(yùn)算單元的Verilog HDL設(shè)計(jì)方法，在Quartus II平臺上對其仿真、記錄運(yùn)算結(jié)果，并對采集到的數(shù)據(jù)結(jié)果進(jìn)行了深入分析與總結(jié)。 本設(shè)計(jì)通過幾種矩陣算法利用FPGA和MATLAB分別進(jìn)行了實(shí)現(xiàn)測試，驗(yàn)證了設(shè)計(jì)結(jié)果的正確性，證明了本設(shè)計(jì)中矩陣運(yùn)算速率的實(shí)用性與高效性，提高了系統(tǒng)資源利用率和系統(tǒng)可靠性，為今后在工程、軍事、通訊等生產(chǎn)生活各個領(lǐng)域應(yīng)用打下良好基礎(chǔ)。
上傳時(shí)間： 2013-07-07
上傳用戶：xuanjie
PID算法自從問世以來，一直受到廣泛的關(guān)注。隨著現(xiàn)代控制理論及智能控制技術(shù)的發(fā)展，PID算法也得到了長足的發(fā)展。結(jié)合傳統(tǒng)的PID控制算法，針對特定的控制領(lǐng)域，出現(xiàn)了一些新的控制算法，模糊PID控制算法就是在此基礎(chǔ)上漸漸形成并凸顯其控制特色。 同時(shí)隨著微電子技術(shù)的發(fā)展，現(xiàn)場可編程邏輯器件FPGA的發(fā)展及其EDA技術(shù)的日漸成熟，為集成控制芯片開拓了廣闊的發(fā)展空間。FPGA的發(fā)展為基于硬件的算法模塊的實(shí)現(xiàn)提供了可能性，同時(shí)節(jié)省了外圍的電路，使算法模塊的集成度大大提高。 本文針對當(dāng)前國內(nèi)外在算法研究方面的熱點(diǎn)問題，對模糊PID算法進(jìn)行了深入的分析和研究。通過對汽輪機(jī)調(diào)節(jié)系統(tǒng)的結(jié)構(gòu)分析，對其進(jìn)行了數(shù)學(xué)建模。采用某汽輪機(jī)的實(shí)際設(shè)計(jì)運(yùn)行參數(shù)，利用Matlab仿真軟件，對該汽輪機(jī)的數(shù)學(xué)模型進(jìn)行了甩負(fù)荷動態(tài)特性仿真。仿真結(jié)果表明，模糊PID可以更好地解決汽輪發(fā)電機(jī)組在甩負(fù)荷過程中由于機(jī)組轉(zhuǎn)子飛升量太大而導(dǎo)致危急保安裝置動作，使得汽輪發(fā)電機(jī)組意外停機(jī)的問題，能夠保證汽輪發(fā)電機(jī)組在意外甩負(fù)荷時(shí)機(jī)組正常的機(jī)械運(yùn)轉(zhuǎn)。根據(jù)模糊控制理論的特點(diǎn)及EDA技術(shù)和FPGA可編程邏輯器件的發(fā)展現(xiàn)狀，提出了在FPGA上實(shí)現(xiàn)模糊PID算法的具體實(shí)現(xiàn)方案。在綜合分析算法特性的基礎(chǔ)上，選擇Altera公司生產(chǎn)的CycloneⅡ系列中的EP2C35F672C6作為目標(biāo)芯片，利用分層模塊化設(shè)計(jì)思想，在Altera公司提供的QuartusⅡ開發(fā)環(huán)境中，利用原理圖設(shè)計(jì)輸入和VHDL設(shè)計(jì)輸入相結(jié)合的方式實(shí)現(xiàn)了模糊PID控制算法，同時(shí)分別對實(shí)現(xiàn)的各個功能模塊和整個算法模塊進(jìn)行了功能時(shí)序仿真。根據(jù)仿真結(jié)果分析，該設(shè)計(jì)實(shí)現(xiàn)了的模糊PID控制功能。 該控制算法模塊的FPGA實(shí)現(xiàn)很好的避免了因CPU或者其它問題導(dǎo)致算法程序跑飛、程序死循環(huán)、復(fù)位不可靠等問題，提高了控制的可靠性。同時(shí)加強(qiáng)了模塊的通用性，減少了系統(tǒng)硬件開發(fā)周期，節(jié)省了外圍設(shè)備的電路，降低了設(shè)計(jì)開發(fā)成本。
上傳時(shí)間： 2013-07-21
上傳用戶：thinode
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
<input id="cc22w"></input>