串行數字接口SDI是目前使用最廣泛的數字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標準制定的，己經被世界上眾多數字視頻設備生產廠家普遍采納并作為標準視頻接口，主要用在非線性編輯系統、視頻服務器、虛擬演播室以及數字切換矩陣和數字光端機等場合。 以往的SDI接口在實現方法上有成本高、靈活性低等缺點，針對這些不足，本文在研究串行數字接口工作原理的基礎上，提出了一種基于FPGA的標清串行數字接口(SD-SDI)的設計方案，并使用SOPC Builder構成一個Nios II處理器系統，將SDI接口以IP核形式嵌入到FPGA內部，從而提高系統的集成度，使之具有視頻數據處理速度快、實時性強、性價比高的特點。具體研究內容包括： 1.在分析SDI接口的硬件結構和工作原理的基礎上，提出了串行數字接口的嵌入式系統設計方法，完成了SDI接口卡的FPGA芯片內部配置以及驅動電路、均衡電路、電源電路等硬件電路設計。 2.采用軟邏輯方法實現SDI接口的傳輸功能，進行了具體的模塊化設計與仿真。 3.引入Nios II嵌入式軟核處理器對數據進行處理，設計了視頻圖像數據的采集程序。 該傳輸系統以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過發送和接收電路的共同作用，能夠完成標清數字視頻信號的傳輸，初步確立了以SDI接口為數據源的視頻信號傳輸系統的整體模式和框架。
上傳時間： 2013-07-31
上傳用戶：zttztt2005
基于微處理器的數字PID控制器改變了傳統模擬PID控制器參數整定不靈活的問題。但是常規微處理器容易在環境惡劣的情況下出現程序跑飛的問題，如果實現PID軟算法的微處理器因為強干擾或其他原因而出現故障，會引起輸出值的大幅度變化或停止響應。而FPGA的應用可以從本質上解決這個問題。因此，利用FPGA開發技術，實現智能控制器算法的芯片化，使之能夠廣泛的用于各種場合，具有很大的應用意義。 首先分析FPGA的內部結構特點，總結FPGA設計技術及開發流程，指出實現結構優化設計，降低設計難度，是擴展設計功能、提高芯片性能和產品性價比的關鍵。控制系統由四個模塊組成，主要包括核心控制器模塊、輸入輸出模塊以及人機接口。其中控制器部分為系統的關鍵部件。在分析FPGA設計結構類型和特點的基礎上，提出一種基于FPGA改進型并行結構的PID溫度控制器設計方法。在PID算法與FPGA的運算器邏輯映像過程中，采用將補碼的加法器代替減法器設計，增加整數運算結果的位擴展處理，進行不同數據類型的整數歸一化等不同角度的處理方法融合為一體，可以有效地減少邏輯運算部件。應用Ouartus Ⅱ圖形輸入與Verilog HDL語言相結合設計實現了PID控制器，用Modelsim仿真驗證了設計結果的正確性，用Synplify Pro進行電路綜合，在Quaitus Ⅱ軟件中實現布局布線，最后生成FPGA的編程文件。根據控制系統的要求，論文設計完成了12位模數AD轉換器、數據顯示器、按鍵等相關外圍接口電路。 將一階、純滯后、大慣性電阻爐溫作為控制對象，以EP1C3T144 FPGA為核心，構建PID控制系統。在采用Pt100溫度傳感器、分辨率為2℃、最大溫度控制范圍0～400℃的條件下，實驗結果表明，達到無超調的穩定控制要求，為降低FPGA實現PID控制器的設計難度提供了有效的方法。
上傳時間： 2013-06-13
上傳用戶：15071087253
隨著信息技術的發展，數字信號的采集與處理在科學研究、工業生產、航空航天、醫療衛生等部門得到越來越廣泛的應用，這些應用中對數字信號的傳輸速度提出了比較高的要求。傳統的基于ISA總線的信號傳輸效率低，嚴重制約著系統性能的提高。 PCI總線以其高性能、低成本、開放性、軟件兼容性等眾多優點成為當今最流行的計算機局部總線。但是，由于PCI總線硬件接口復雜、不易于接入、協議規范比較繁瑣等缺點，常常需要專用的接口芯片作為橋接，為了解決這一系列問題，本文提出了一種基于FPGA的PCI總線接口橋接邏輯的實現方案，支持PCI突發訪問方式，突發長度為8至128個雙字長度，核心FPGA芯片采用ALTERA公司的CYCLONE FPGA系列的EP1C6Q240C8，容量為6000個邏輯宏單元，速度為-8，編譯后系統速度可以達到80MHz，取得了良好的效果。 基于FPGA的PCI總線接口橋接邏輯的核心是PCI接口模塊。在硬件方面，特別討論了PCI接口模塊、地址轉換模塊、數據緩沖模塊、外部接口模塊和SRAM DMA控制模塊等五個功能模塊的設計方案和硬件電路實現方法，著重分析了PCI接口模塊的數據傳輸方式，采用模塊化的方法設計了內部控制邏輯，并進行了相關的時序仿真和邏輯驗證，硬件需要軟件的配合才能實現其功能，因此設備驅動程序的設計是一個重要部分，論文研究了Windows XP體系結構下的WDM驅動模式的組成、開發設備驅動程序的工具以及開發系統實際硬件的設備驅動程序時的一些關鍵技術。 本文最后利用基于FPGA的PCI總線接口橋接邏輯中的關鍵技術，對PCI數據采集卡進行了整體方案的設計。該系統采用Altera公司的cyclone Ⅱ系列FPGA實現。
上傳時間： 2013-07-24
上傳用戶：ca05991270
FPGA(Field Programmable Gate Arrays)是目前廣泛使用的一種可編程器件，FPGA的出現使得ASIC(Application Specific Integrated Circuits)產品的上市周期大大縮短，并且節省了大量的開發成本。目前FPGA的功能越來越強大，滿足了目前集成電路發展的新需求，但是其結構同益復雜，規模也越來越大，內部資源的種類也R益豐富，但同時也給測試帶來了困難，FPGA的發展對測試的要求越來越高，對FPGA測試的研究也就顯得異常重要。 本文的主要工作是提出一種開關盒布線資源的可測性設計，通過在FPGA內部加入一條移位寄存器鏈對開關盒進行配置編程，使得開關盒布線資源測試時間和測試成本減少了99％以上，而且所增加的芯片面積僅僅在5％左右，增加的邏輯資源對FPGA芯片的使用不會造成任何影響，這種方案采用了小規模電路進行了驗證，取得了很好的結果，是一種可行的測試方案。 本文的另一工作是采用一種FPGA邏輯資源的測試算法對自主研發的FPGA芯片FDP250K的邏輯資源進行了嚴格、充分的測試，從FPGA最小的邏輯單元LC開始，首先得到一個LC的測試配置，再結合SLICE內部兩個LC的連接關系得到一個SLICE邏輯單元的4種測試配置，并且采用陣列化的測試方案，同時測試芯片內部所有的邏輯單元，使得FPGA內部的邏輯資源得完全充分的測試，測試的故障覆蓋率可達100％，測試配置由配套編程工具產生，測試取得了完滿的結果。
上傳時間： 2013-06-11
上傳用戶：唐僧他不信佛
當今電子系統的設計是以大規模FPGA為物理載體的系統芯片的設計，基于FPGA的片上系統可稱為可編程片上系統(SOPC)。SOPC的設計是以知識產權核(IPCore)為基礎，以硬件描述語言為主要設計手段，借助以計算機為平臺的EDA工具進行的。 本文在介紹了FPGA與SOPC相關技術的基礎上，給出了SOPC技術開發調制解調器的方案。在分析設計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發軟件進行SOPC(System On a Programmable Chip)設計流程后，依據調制解調算法提出了一種基于DSP Builder調制解調器的SOPC實現方案，模塊化的設計方法大大縮短了調制解調器的開發周期。 在SOPC技術開發調制解調器的過程中，用MATLAB/Simulink的圖形方式調用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統的煩瑣過程，將精力集中于算法的優化上。 基于DSP Builder的開發功能，調制解調器電路中的低通濾波器可直接調用FIRIP Core，進一步提高了開發效率。 在進行編譯、仿真調試成功后，經過QuartusⅡ將編譯生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調制解調器的SOPC系統實現方案。
上傳時間： 2013-06-24
上傳用戶：liuchee
目前，數字信號處理廣泛應用于通信、雷達、聲納、語音與圖像處理等領域，信號處理算法理論己趨于成熟，但其具體硬件實現方法卻值得探討。FPGA是近年來廣泛應用的超大規模、超高速的可編程邏輯器件，由于其具有高集成度、高速、可編程等優點，大大推動了數字系統設計的單片化、自動化，縮短了單片數字系統的設計周期、提高了設計的靈活性和可靠性，在超高速信號處理和實時測控方面有非常廣泛的應用。本文對FPGA的數據采集與處理技術進行研究，基于FPGA在數據采樣控制和信號處理方面的高性能和單片系統發展的新熱點，把FPGA作為整個數據采集與處理系統的控制核心。主要研究內容如下： FPGA的單片系統研究。針對數據采集與處理，對FPGA進行選型，設計了基于FPGA的單片系統的結構。把整個控制系統分為三個部分：多通道采樣控制模塊，數據處理模塊，存儲控制模塊。 多通道采樣控制模塊的設計。利用4片AD7506和一片AD7862對64路模擬量進行周期采樣，分別設計了通道選擇控制模塊和A/D轉換控制模塊，并進行了仿真，完成了基于FPGA的多通道采樣控制。 數據處理模塊的設計。FFT算法在數字信號處理中占有重要的地位，因此本文研究了FFT的硬件實現結構，提出了用FPGA實現FFT的一種設計思想，給出了總體實現框圖。分別設計了旋轉因子復數乘法器，碟形運算單元，存儲器，控制器，并分別進行了仿真。重點設計實現了FFT算法中的蝶形處理單元，采用了一種高效乘法器算法設計實現了蝶形處理單元中的旋轉因子乘法器，從而提高了蝶形處理器的運算速度，降低了運算復雜度。理論分析和仿真結果表明，狀態機控制器成功地對各個模塊進行了有序、協調的控制。 存儲控制模塊的設計。利用閃存芯片K9K1G08UOA對采集處理后的數據進行存儲，設計了FPGA與閃存的硬件連接，設計了存儲控制模塊。 本文對FFT算法的硬件實現進行了研究，結合單片系統的特點，把整個系統分為多通道采樣控制模塊，數據處理模塊，存儲控制模塊進行設計和仿真。設計采用VHDL編寫程序的源代碼。仿真測試結果表明，此FPGA單片系統可完成對實時信號的高速采集與處理。
上傳時間： 2013-04-24
上傳用戶：362279997
H.264/AVC是由國際電信聯合會的視頻專家組和國際標準化組織的運動圖像專家組組成的聯合視頻小組制定的下一代視頻壓縮標準。新標準采用了一些先進算法，因此具有優異的壓縮性能和極好的網絡親和性，滿足低碼率情況下的高質量視頻的傳輸。 H.264/AVC采用的先進算法包括多模式幀間預測、1/4像素精度預測、整數變換量化、去方塊濾波和熵編碼。本論文著重對整數變換與量化、去方塊濾波做了研究。整數變換是一種只有加法和移位的運算，量化可以通過查表和乘法操作就可以完成，避免了反變換的時候失配問題，沒有精度損失；去方塊濾波是一種用來去除低碼率情況下的每個宏塊的塊效應，提高了解碼圖像的外觀。 本文主要從算法研究和硬件實現兩方面著手，在算法研究方面設計了一個可視化測試軟件，在硬件實現方面主要對整數變換、量化和去方塊濾波做了研究和實現。視頻壓縮技術的關鍵在于視頻壓縮算法及其芯片的實現，FPGA可重復使用，設計修改靈活，片內資源豐富，具備DSP模塊等優勢。在本論文的目標實現部分模塊FPGA的硬件設計，用Verilog完成了關鍵部分的設計。首先簡要介紹了視頻壓縮基本原理，常用視頻壓縮標準及其特性以及國內外的研究動態，并對H.264標準基本檔次所涉及的核心技術進行了詳細介紹，兩種分層結構分別討論。其次在掌握了H.264.算法及編解碼流程的基礎上，設計了基于H.264編解碼的可視化軟件平臺。然后詳細介紹了整數變換、量化、反變換和反量化核心模塊的設計和實現，并在Altera的軟件和開發板上進行了仿真驗證；對去方塊濾波算法做了軟件研究測試，并給出了一種改進的硬件整體結構設計。最后，對全文工作進行了總結和對未來研究工作做了展望。我在課題中所做的主要工作有： 1.查閱相關文獻，熟悉H.264.標準及整數變換、量化和去方塊濾波等算法。 2.用VC++完成了基于H.264編解碼的可視化軟件平臺設計。 3.用Verilog完成了整數變換量化、反變換反量化模塊FPGA設計與驗證。 4.去方塊濾波器的算法研究、仿真和硬件整體結構設計。
上傳時間： 2013-04-24
上傳用戶：lanjisu111
隨著科學技術的發展，指紋識別技術被廣泛應用到各種不同的領域。對于一般的指紋識別系統，其設計要求具有很高的實時性和易用性，因此識別算法應該具有較低的復雜度，較快的運算速度，從而滿足實時性的要求。所以有必要根據不同的識別算法采用不同的實現平臺，使得指紋識別系統具有較高的可靠性、實時性、有效性等性能要求。 SOPC片上可編程系統和嵌入式系統是當前電子設計領域中最熱門的概念。NiosⅡ是Altera．公司開發的一種采用流水線技術、單指令流的RISC嵌入式處理器軟核，可以將它嵌入到FPGA內部，與用戶自定義邏輯組建成一個基于FPGA的片上專用系統。 本文在綜合考慮各種應用情況的基礎上，以網絡技術、數據庫技術、指紋識別技術和嵌入式系統技術為理論基礎，提出了一種有效可行的系統架構方案。對指紋識別技術中各個環節的算法和原理進行了深入研究，合理的改進了部分指紋識別算法；同時為了提高系統的實時性，采用NiosⅡ嵌入式處理器和FPGA硬件模塊實現指紋圖像處理主要算法。論文主要包括以下幾個方面： 1、對指紋圖像預處理、特征提取和特征匹配算法原理進行闡述，同時改進了指紋圖像的細化算法，提高了算法的性能，并設計了一套實用的指紋特征數據結構； 2、針對指紋圖像預處理模塊，包括圖像的歸一化、頻率提取、方向提取以及方向濾波，采用基于FPGA的硬件電路的方式實現。實驗結果表明，在保證系統誤識率較低、可靠性高的基礎上，大大提高了系統的執行速度； 3、改變了傳統的單枚指紋識別方法，提出采用多枚指紋唯一標識身份，大大降低了識別系統的誤識率； 4、改進了傳統的基于三角形匹配中獲取基準點的方法，同時結合可變界限盒思想進行指紋特征匹配。 5、結合COM+技術、數據庫技術和網絡技術，開發了后臺指紋特征匹配服務系統，實現了嵌入式指紋識別系統同數據庫的實時信息交換。 實驗結果表明，本文所提出的系統構架方案有效可行，基于FPGA的自動指紋識別系統在速度、功耗、擴展性等方面具有獨特的優勢，擁有廣闊的發展前景。
上傳時間： 2013-08-04
上傳用戶：laozhanshi111
JPEG 2000是為適應不斷發展的圖像壓縮應用而出現的新的靜止圖像壓縮標準，小波變換是JEPG 2000核心算法之一。小波變換是一種可達到時(空)域或頻率域局部化的時頻域或空頻域分析方法，其多尺度分解特性符合人類的視覺機制，更加適用于圖像信息的處理。提升小波變換是一類不采用傅立葉變換做為主要分析工具的小波變換新方法，提升小波變換的提出大大簡化了小波變換的計算，使其在實時信號處理領域得到廣泛的應用。通過提升的方法很容易構造一般的整數小波變換，由于圖像一般用位數較低的整數表示，整數小波變換可以將為整數序列的圖像矩陣映射成整數小波系數矩陣，這就大大簡化了小波變換的硬件電路設計。在當今數字化和信息化時代背景下，研究具有高速硬件處理功能的可變程邏輯器件在圖像壓縮算法領域的應用已經成為當今研究的熱點。 本文旨在探討和研制基于FPGA的小波變換模塊的可能性和方法。本文采用Xilinx公司的Spartan-Ⅲ系列芯片，根據JPEG 2000推薦無損提升小波算法和有損提升小波算法，設計圖像壓縮系統的小波變換模塊。主要工作如下： 第一部分介紹了傳統小波分析理論和提升小波分析理論。包括連續小波時頻局域性的特征，離散小波變換系數的意義，多分辨分析引出的構造小波基的系統方法和計算離散小波的快速算法等。重點放在介紹正交小波和雙正交小波的構造方法，并介紹了數字圖像在小波域的特點。討論了提升小波變換的基本思想，討論了用提升方法構造小波基以及傳統小波變換的提升實現，討論了整數小波變換。 第二部分介紹了FPGA結構及其設計流程。介紹了FPGA/CPLD器件的特征、發展趨勢及FPGA/CPLD基本結構，然后重點介紹了本文用到的Xilinx公司Spartan-Ⅲ系列芯片的結構特點，以及Xilinx的FPGA開發軟件ISE，最后介紹了硬件描述語言VHDL語言的特點。 最后一部分是本論文研究的主要內容，即JPEG 2000中最核心的算法-提升格式小波變換的一維變換模塊設計和二維變換模塊設計。一維提升小波變換模塊采用兩種不同的電路結構進行設計-低速低功耗的串行流水線結構和高速高功耗的并行陣列結構。同樣，二維小波變換模塊也采用了兩種不同的電路結構進行設計-低速低功耗的折疊結構和高速高功耗的串行結構。 文章對提升小波變換的FPGA實現中的大量細節問題進行了討論，給出了每種結構提升小波變換模塊的電路原理圖，并對原理圖進行了仿真測試，仿真測試結果不僅表明了模塊功能的正確性，而且表明不同小波模塊可以滿足相應領域的實際要求。
上傳時間： 2013-06-08
上傳用戶：dwzjt
multisim10漢化與注冊機方便初學者進行電路仿真，希望大家喜歡
上傳時間： 2013-06-05
上傳用戶：plsee
