文件是基于Multisim的MOS管H橋驅(qū)動(dòng)仿真，電路原理圖由LM317恒流源電路、兩個(gè)IR2011PBF半橋驅(qū)動(dòng)電路、MOS管組成的全橋電路，可用于設(shè)計(jì)恒流電路和H橋驅(qū)動(dòng)電路。
上傳時(shí)間： 2022-07-19
上傳用戶：1208020161
數(shù)碼管顯示一般分靜態(tài)顯示及動(dòng)態(tài)顯示兩種驅(qū)動(dòng)方式，靜態(tài)顯示占用口線比較多，本文介紹的是如何實(shí)現(xiàn)數(shù)碼管動(dòng)態(tài)顯示，應(yīng)該說數(shù)碼管動(dòng)態(tài)顯示是單片機(jī)外部指令輸出的重要途徑，因此如何設(shè)計(jì)數(shù)碼管以及數(shù)碼管的工作原理、數(shù)碼管顯示的方法、數(shù)碼管顯示的抗干擾設(shè)計(jì)等在單片機(jī)系統(tǒng)設(shè)計(jì)中占有重要地位。這個(gè)例子在系統(tǒng)硬件的基礎(chǔ)上設(shè)計(jì)了軟件查詢程序、軟件延時(shí)程序（防止干擾），大致講述了一種數(shù)碼管動(dòng)態(tài)顯示的工作原理與讀取方式。
標(biāo)簽： 51單片機(jī) 數(shù)碼管 動(dòng)態(tài)顯示
上傳時(shí)間： 2013-06-05
上傳用戶：元宵漢堡包
電機(jī)直接啟動(dòng)時(shí)產(chǎn)生幾倍于額定電流的沖擊電流，不僅對(duì)電網(wǎng)造成不良影響，而且嚴(yán)重的影響電機(jī)的使用壽命。為了改善電機(jī)的啟動(dòng)特性，在電機(jī)領(lǐng)域采用由晶閘管控制的電機(jī)軟啟動(dòng)器，基于電機(jī)軟啟動(dòng)器的優(yōu)良特性，本文提出了一種基于高速數(shù)字處理器TMS320LF2407A的高性能的異步電動(dòng)機(jī)軟起動(dòng)器。 異步電機(jī)在輕載運(yùn)行時(shí)，功率損耗增大，功率因數(shù)和效率都大大降低，造成了大量電能的浪費(fèi)。本文從理論上分析了影響損耗的各種因素，提出了降壓節(jié)能方案，然后進(jìn)行了相關(guān)實(shí)驗(yàn)驗(yàn)證方案效果。 本文利用MATLAB搭建了軟起動(dòng)器系統(tǒng)的仿真模型，對(duì)軟起動(dòng)的控制方式進(jìn)行了仿真研究。仿真結(jié)果表明該軟起動(dòng)器系統(tǒng)可以有效地減小異步電動(dòng)機(jī)起動(dòng)時(shí)對(duì)電網(wǎng)的沖擊。本文同時(shí)也闡述了晶閘管調(diào)壓電路及軟起動(dòng)器主電路的工作原理、軟起動(dòng)器的硬件結(jié)構(gòu)和功能以及軟件設(shè)計(jì)。 利用TMS320LF2407A和89S52組成的雙CPU系統(tǒng)，研制了性能優(yōu)良、操作簡(jiǎn)易、界面清晰的三相異步電動(dòng)機(jī)軟啟動(dòng)器，本文給出了系統(tǒng)的硬件結(jié)構(gòu)、軟件設(shè)計(jì)思想和相關(guān)的實(shí)驗(yàn)曲線。實(shí)驗(yàn)證明，系統(tǒng)具有良好的控制特性。
標(biāo)簽： DSP 異步電動(dòng)機(jī) 節(jié)能
上傳時(shí)間： 2013-06-24
上傳用戶：erkuizhang
開關(guān)電源以其效率高、功率密度高在電源領(lǐng)域中占主導(dǎo)地位。開關(guān)電源多數(shù)是通過整流器與電力網(wǎng)相接的，經(jīng)典的整流器是由二極管或晶閘管組成的一個(gè)非線性電路，其輸入電流波形呈脈沖狀，交流網(wǎng)側(cè)功率因數(shù)很低，在電網(wǎng)中會(huì)產(chǎn)生大量的電流諧波和無功功率而污染電網(wǎng)，成為電力公害。開關(guān)電源己成為電網(wǎng)最主要的諧波源之一。因此，進(jìn)行網(wǎng)側(cè)功率因數(shù)校正成為目前研究的熱點(diǎn)之一。目前研究和應(yīng)用得較多的高功率因數(shù)變換器要用兩級(jí)：DC／DC開關(guān)變換器串聯(lián)。這種電路的最大缺點(diǎn)是需要多個(gè)元器件、成本高、效率低，尤其在中小功率場(chǎng)合應(yīng)用時(shí)很不經(jīng)濟(jì)。現(xiàn)在國(guó)內(nèi)外正在開發(fā)研究單級(jí)功率因數(shù)校正電路，具有很高的功率因數(shù)且成本低。因而研究單級(jí)功率因數(shù)校正及變換技術(shù)對(duì)抑制諧波污染、開創(chuàng)綠色電源以及實(shí)現(xiàn)當(dāng)今開關(guān)電源的小型輕量化具有重大意義。 近年來隨著電子信息產(chǎn)業(yè)的高速發(fā)展，人們對(duì)開關(guān)電源的需求與日俱增，開關(guān)電源。PFC(Power Factor Correction)集成控制器己成為發(fā)展前景十分誘人的朝陽(yáng)產(chǎn)業(yè)。隨著開關(guān)電源的廣泛應(yīng)用，開關(guān)電源PFC集成控制器顯示出了強(qiáng)大的生命力，它具有集成度高、性價(jià)比高、外圍電路簡(jiǎn)單和性能指標(biāo)優(yōu)良等優(yōu)點(diǎn)，現(xiàn)已成為開發(fā)各類電源及開關(guān)電源模塊的優(yōu)選集成電路。 本文首先闡述了電網(wǎng)污染的危害、功率因數(shù)的定義，總結(jié)了各種功率因數(shù)校正變換器的典型拓?fù)洌瑢?duì)各種拓?fù)涞奶攸c(diǎn)、應(yīng)用場(chǎng)合及控制方法作了比較分析，著重詳細(xì)介紹了反激拓?fù)涞墓β室驍?shù)校正變換器的應(yīng)用及優(yōu)缺點(diǎn)。最后采用功率因數(shù)校正芯片SA7527進(jìn)行了一個(gè)小功率電源的功率因數(shù)校正的設(shè)計(jì)，用實(shí)驗(yàn)驗(yàn)證了該設(shè)計(jì)的可行性，結(jié)果顯示功率因數(shù)能達(dá)到0.95左右，達(dá)到了較好的功率因數(shù)校正效果。
標(biāo)簽： 開關(guān)電源 功率因數(shù)校正
上傳時(shí)間： 2013-06-30
上傳用戶：czh415
隨著通訊技術(shù)和電力系統(tǒng)的發(fā)展，對(duì)通訊用電源和電力操作電源的性能、重量、體積、效率和可靠性都提出了更高的要求。而應(yīng)用于中大功率場(chǎng)合的全橋變換器與軟開關(guān)的結(jié)合解決了這一問題。因此，對(duì)其進(jìn)行研究設(shè)計(jì)具有十分重要的意義。 首先，論文闡述PWM DC/DC變換器的軟開關(guān)技術(shù)，且根據(jù)移相控制PWM全橋變換器的主電路拓?fù)浣Y(jié)構(gòu)，選定適合于本論文的零電壓開關(guān)軟開關(guān)技術(shù)的電路拓?fù)洌?duì)其基本工作原理進(jìn)行闡述，同時(shí)給出ZVS軟開關(guān)的實(shí)現(xiàn)策略。 其次，對(duì)選定的主電路拓?fù)浣Y(jié)構(gòu)進(jìn)行電路設(shè)計(jì)，給出主電路中各參量的設(shè)計(jì)及參數(shù)的計(jì)算方法，包括輸入、輸出整流橋及逆變橋的器件的選型，輸入整流濾波電路的參數(shù)設(shè)計(jì)、高頻變壓器及諧振電感的參數(shù)設(shè)計(jì)以及輸出整流濾波電路的參數(shù)設(shè)計(jì)。 然后，論述移相控制電路的形成，對(duì)移相控制芯片進(jìn)行選擇，同時(shí)對(duì)移相控制芯片UC3875進(jìn)行詳細(xì)的分析和設(shè)計(jì)。對(duì)主功率管MOSFET的驅(qū)動(dòng)電路進(jìn)行分析和設(shè)計(jì)。 最后，基于理論計(jì)算，對(duì)系統(tǒng)主電路進(jìn)行仿真，研究其各部分設(shè)計(jì)的參數(shù)是否合乎實(shí)際電路。搭建移相控制ZV SDC/DC全橋變換器的實(shí)驗(yàn)平臺(tái)，在系統(tǒng)實(shí)驗(yàn)平臺(tái)上做了大量的實(shí)驗(yàn)。 實(shí)驗(yàn)結(jié)果表明，論文所設(shè)計(jì)的DC/DC變換器能很好的實(shí)現(xiàn)軟開關(guān)，提高效率，使輸出電壓得到穩(wěn)定控制，最后通過調(diào)整移相控制電路，可實(shí)現(xiàn)直流輸出的寬范圍調(diào)整，具有很好的工程實(shí)用價(jià)值。
上傳時(shí)間： 2013-08-04
上傳用戶：zklh8989
隨著FPGA(FieldProgrammableGateArray)器件的應(yīng)用越來越廣泛且重要，F(xiàn)PGA的測(cè)試技術(shù)也得到了廣泛重視和研究。基于FPGA可編程的特性，應(yīng)用獨(dú)立的測(cè)試(工廠測(cè)試)需要設(shè)計(jì)數(shù)個(gè)測(cè)試編程和測(cè)試向量來完成FPGA的測(cè)試，確保芯片在任何用戶可能的編程下都可靠工作。 本論文正是針對(duì)上述問題，以XilinxXC4000E系列FPGA為主要的研究對(duì)象，在詳細(xì)研究FPGA內(nèi)部結(jié)構(gòu)的基礎(chǔ)上，基于“分治法”的基本思路對(duì)FPGA的測(cè)試?yán)碚摵头椒ㄗ隽颂剿餍匝芯俊?研究完成了對(duì)可編程邏輯模塊(ConfigrableLogicBlock)及其子模塊的測(cè)試。主要基于“分治法”對(duì)CLB及其子模塊進(jìn)位邏輯(CLM)、查找表(LUT)的RAM工作模式等進(jìn)行了測(cè)試劃分，分別實(shí)現(xiàn)了以“一維陣列”為基礎(chǔ)的測(cè)試配置和測(cè)試向量，以較少了測(cè)試編程次數(shù)完成了所有CLB資源的測(cè)試。 研究完成了對(duì)互連資源(ConfigrableInterconnectResource)的測(cè)試。基于普通數(shù)據(jù)總線的測(cè)試方法，針對(duì)互連資源主要由線段和NMOS開關(guān)管組成的特點(diǎn)及其自身的故障模型，通過手工連線實(shí)現(xiàn)測(cè)試配置，僅通過4次編程就實(shí)現(xiàn)了對(duì)其完全測(cè)試。 在測(cè)試?yán)碚撗芯康幕A(chǔ)上，我們開發(fā)了能對(duì)FPGA器件進(jìn)行實(shí)際測(cè)試的測(cè)試平臺(tái)。基于硬件仿真器的測(cè)試平臺(tái)通過高速光纖連接工作站上的EDA仿真軟件，把軟件語言描述的測(cè)試波形通過硬件仿真器轉(zhuǎn)化為真實(shí)測(cè)試激勵(lì)，測(cè)試響應(yīng)再讀回到仿真軟件進(jìn)行觀察，能夠靈活、快速的完成FPGA器件的配置和測(cè)試。該平臺(tái)在國(guó)內(nèi)首次實(shí)現(xiàn)了軟硬件協(xié)同在線測(cè)試FPGA。在該平臺(tái)支持下，我們成功完成了對(duì)各軍、民用型號(hào)FPGA的測(cè)試任務(wù)。 本研究成果為國(guó)內(nèi)自主研發(fā)FPGA器件提供了有力保障，具有重大科研與實(shí)踐價(jià)值，成功解決了國(guó)外公司在FPGA測(cè)試技術(shù)上的壟斷問題，幫助國(guó)產(chǎn)FPGA器件實(shí)現(xiàn)完全國(guó)產(chǎn)化。
上傳時(shí)間： 2013-05-17
上傳用戶：wangyi39
1. 數(shù)碼管顯示原理 數(shù)碼的顯示方式一般有三種： 第一種是字型重疊式； 第二種是分段式； 第三種是點(diǎn)陣式。 目前以分段式應(yīng)用最為普遍，主要器件是七段發(fā)光二極管（LED）顯示器。它可分為兩種， 一是共陽(yáng)極顯示器（發(fā)光二極管的陽(yáng)極都接在一個(gè)公共點(diǎn)上） ，另一是共陰極顯示器（發(fā)光 二極管的陽(yáng)極都接在一個(gè)公共點(diǎn)上，使用時(shí)公共點(diǎn)接地） 。 EXCD-1 開發(fā)板使用的數(shù)碼管為四位共陰極數(shù)碼管， 每一位的共陰極 7 段數(shù)碼管由 7個(gè) 發(fā)光 LED 組成，呈“ ”字狀，7 個(gè)發(fā)光 LED 的陰極連接在一起，陽(yáng)極分別連接至 FPGA 相應(yīng)引腳。SEG_SEL1、SEG_SEL2、SEG_SEL3 和 SEG_SEL4 為四位 7 段數(shù)碼管的位選擇 端。當(dāng)其值為“1”時(shí)，相應(yīng)的 7 段數(shù)碼管被選通。當(dāng)輸入到 7 段數(shù)碼管 SEG_A~ SEG_G和 EG_DP 管腳的數(shù)據(jù)為高電平時(shí)，該管腳對(duì)應(yīng)的段變亮，當(dāng)輸入到 7 段數(shù)碼管 SEG_A~ EG_G和 SEG_DP 管腳的數(shù)據(jù)為低電平時(shí)，該管腳對(duì)應(yīng)的段變滅。
標(biāo)簽： Lab 七段數(shù)碼 顯示設(shè)計(jì)
上傳時(shí)間： 2013-05-23
上傳用戶：66666
在工業(yè)過程中，許多對(duì)象具有滯后特性，由于純滯后的存在，使得系統(tǒng)的超調(diào)量變大，調(diào)節(jié)時(shí)間變長(zhǎng)。因此滯后過程被公認(rèn)為較難控制的對(duì)象，而且純滯后占整個(gè)動(dòng)態(tài)過程的時(shí)間越長(zhǎng)，難控的程度越大。所以大純滯后對(duì)象的控制一直是困擾自動(dòng)控制和計(jì)算機(jī)應(yīng)用領(lǐng)域的一大難題。而這類對(duì)象又廣泛存在于石油、化工、釀造、制藥、冶金等工業(yè)生產(chǎn)過程中。因此對(duì)該問題的研究具有重大的實(shí)際意義。 傳統(tǒng)的PID配合Smith預(yù)估補(bǔ)償器的控制方法，對(duì)模型誤差反映比較靈敏，當(dāng)存在建模誤差或干擾時(shí)，控制效果并不能取得令人滿意的效果。近年來隨著模糊控制、神經(jīng)網(wǎng)絡(luò)控制等智能控制研究的不斷深入，有些學(xué)者將它們與Smith預(yù)估控制、PID控制及預(yù)測(cè)控制等相結(jié)合，提出了針對(duì)不確定大滯后系統(tǒng)的新的控制方法。雖然有些控制方案效果不錯(cuò)，但系統(tǒng)的復(fù)雜程度和調(diào)試難度也隨之增加。因此設(shè)計(jì)簡(jiǎn)單、快速、可靠的控制器，仍是一個(gè)重大課題。 本文首先介紹了大滯后過程的控制特點(diǎn)，概述了常用的大滯后過程的控制方法及其優(yōu)缺點(diǎn)。接著概要地介紹了嵌入式系統(tǒng)的優(yōu)點(diǎn)、發(fā)展歷史、現(xiàn)狀及前景。并針對(duì)性地介紹了ARM控制器的概況以及它的應(yīng)用領(lǐng)域。然后本文針對(duì)大滯后對(duì)象提出了自抗擾控制器與Smith預(yù)估補(bǔ)償器相結(jié)合的設(shè)計(jì)方案。通過仿真對(duì)比了本方案、PID配合Smith預(yù)估補(bǔ)償器及單一的自抗擾控制器的控制效果，表明自抗擾控制器與Smith預(yù)估補(bǔ)償器的結(jié)合有效地改善了大滯后對(duì)象的控制效果，增強(qiáng)了系統(tǒng)的魯棒性和抗干擾能力。為驗(yàn)證該控制方案的實(shí)際控制效果，我們以PCT-II型過程控制實(shí)驗(yàn)裝置中的具有大滯后特性的盤管內(nèi)部的溫度為被控對(duì)象，以JX44BO開發(fā)板作為主要的控制平臺(tái)設(shè)計(jì)并完成大滯后控制實(shí)驗(yàn)。所以接下來本文介紹了實(shí)現(xiàn)這個(gè)嵌入式溫度大滯后控制系統(tǒng)所涉及到的硬件平臺(tái)、系統(tǒng)框圖以及實(shí)驗(yàn)內(nèi)容。然后本文介紹了嵌入式控制平臺(tái)的控制界面以及各個(gè)主要功能的程序的實(shí)現(xiàn)，以及遠(yuǎn)程客戶端程序在以太網(wǎng)通訊方面的程序?qū)崿F(xiàn)和遠(yuǎn)程客戶端程序的操作界面。最后本文給出了本次實(shí)驗(yàn)的參數(shù)設(shè)置以及最終的實(shí)驗(yàn)結(jié)果。實(shí)驗(yàn)結(jié)果表明在實(shí)際應(yīng)用中本文所提出的方案對(duì)于大滯后對(duì)象具有較好的控制效果。
標(biāo)簽： ARM 控制 系統(tǒng)研究
上傳時(shí)間： 2013-06-11
上傳用戶：baitouyu
在直流電氣傳動(dòng)系統(tǒng)中使用的可控直流電源大部分是晶閘管相控整流電源,而晶閘管觸發(fā)脈沖形成單元是晶閘管相控整流系統(tǒng)的重要組成部分.該設(shè)計(jì)采用現(xiàn)場(chǎng)可編程門陣列控制實(shí)現(xiàn)了晶閘管觸發(fā)器的數(shù)字化,與傳統(tǒng)的晶閘管觸發(fā)控制器相比有脈沖對(duì)稱度好等許多優(yōu)點(diǎn),具有廣闊的應(yīng)用前景.該論文首先系統(tǒng)分析了晶閘管觸發(fā)器的各種性能指標(biāo),并對(duì)常見的觸發(fā)器進(jìn)行了分類.通過分析不同類型觸發(fā)器的優(yōu)缺點(diǎn),最終確定采用三相同步的絕對(duì)觸發(fā)方式,這種方式在控制器內(nèi)部資源允許的前提下,在外圍電路很少的情況下就能實(shí)現(xiàn)高性能控制,簡(jiǎn)化了系統(tǒng)設(shè)計(jì).其次,對(duì)開發(fā)硬件和軟件以及編程語言進(jìn)行了介紹.另外,詳細(xì)闡述了采用現(xiàn)場(chǎng)可編程門陣列EPFl0K10器件實(shí)現(xiàn)具有相序自適應(yīng)、缺相保護(hù)等功能的晶閘管觸發(fā)器的軟硬件設(shè)計(jì).最后,使用自主開發(fā)的觸發(fā)器構(gòu)成一套三相全控橋整流設(shè)備,并給出了實(shí)驗(yàn)結(jié)果和波形分析.試驗(yàn)結(jié)果表明,該論文設(shè)計(jì)的基于FPGA/CPLD的晶閘管智能觸發(fā)控制器能夠滿足一般工業(yè)控制要求,達(dá)到了預(yù)期的目的.
上傳時(shí)間： 2013-04-24
上傳用戶：baitouyu
近年來，在鋼鐵材質(zhì)質(zhì)量檢測(cè)的研究領(lǐng)域，電磁無損檢測(cè)方法以其非破壞性和簡(jiǎn)便快速的優(yōu)點(diǎn)取得了大量成果，然而對(duì)于鋼材及其制品的混料、硬度和裂紋質(zhì)量檢測(cè)還存在許多難題.如用傳統(tǒng)檢測(cè)平臺(tái)檢測(cè)鋼鐵件硬度的檢測(cè)精度和速度都不夠理想。 基于上述情況，論文將先進(jìn)的SOPC技術(shù)應(yīng)用到鋼鐵件的電磁無損檢測(cè)中。SOPC技術(shù)將處理器、存儲(chǔ)器、IO接口、各種外圍設(shè)備等系統(tǒng)設(shè)計(jì)需要的部件集成到一個(gè)可編程邏輯器件上，構(gòu)建成一個(gè)可編程的片上系統(tǒng)。 論文詳細(xì)論述了基于FPGA的電磁無損檢測(cè)試驗(yàn)裝置的理論基礎(chǔ)，并在此基礎(chǔ)上給出了總體設(shè)計(jì)方案。全文著重?cái)⑹隽讼到y(tǒng)的模擬部分，系統(tǒng)配置以及軟件部分的整個(gè)設(shè)計(jì)過程。利用QuartusⅡ自定義外設(shè)和Avalon總線多主并行處理的特點(diǎn)，采用Vefilog HDL，語言實(shí)現(xiàn)激勵(lì)信號(hào)發(fā)生器和高速數(shù)據(jù)采集器，使得信號(hào)激勵(lì)和信號(hào)采集在同一片芯片中實(shí)現(xiàn)，從而提高了信號(hào)及信號(hào)處理的精確度。由于電磁檢測(cè)對(duì)多種參數(shù)的敏感反應(yīng)，必須抑制由此引入的多種因素的干擾，利用FIR數(shù)字濾波和相關(guān)方法從眾多的干擾信號(hào)中提取出有效信號(hào)的幅度和相位，同時(shí)利用NiosⅡC2H功能對(duì)濾波模塊進(jìn)行硬件加速處理，大大提高了信號(hào)處理的速度。利用最小二乘法建立回歸方程模型進(jìn)行無損檢測(cè)。最后運(yùn)用此電磁無損檢測(cè)系統(tǒng)對(duì)軸承鋼的硬度進(jìn)行了定性測(cè)試，取得了較好的檢測(cè)結(jié)果。 試驗(yàn)結(jié)果表明，將SOPC技術(shù)應(yīng)用到電磁無損檢測(cè)系統(tǒng)中，系統(tǒng)的檢測(cè)速度和檢測(cè)精度都有所提高，并使得整個(gè)系統(tǒng)在規(guī)模、可靠性、性能指標(biāo)、開發(fā)成本、產(chǎn)品維護(hù)及硬件升級(jí)等多方面實(shí)現(xiàn)了優(yōu)化。
上傳時(shí)間： 2013-06-04
上傳用戶：13081287919
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
