GB 4677.22-1988 印制板表面離子污染測(cè)試方法
上傳時(shí)間： 2013-07-30
上傳用戶：eeworm
GB 3048 電線電纜電性能試驗(yàn)方法 全套 16冊(cè)
上傳時(shí)間： 2013-07-17
上傳用戶：eeworm
GB-T 2689.1-1981 恒定應(yīng)力壽命試驗(yàn)和加速壽命試驗(yàn)方法總則
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
GB 4677.14-1988 印制板蒸汽-氧氣加速老化試驗(yàn)方法
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
電能計(jì)量裝置技術(shù)管理規(guī)程配套工作規(guī)定和標(biāo)準(zhǔn)匯編
標(biāo)簽： 電能計(jì)量 標(biāo)準(zhǔn) 匯編 裝置
上傳時(shí)間： 2013-08-04
上傳用戶：eeworm
GB-T4677.19-1988 印制板電路完善性測(cè)試方法
標(biāo)簽： 4677.19 GB-T 1988 印制板
上傳時(shí)間： 2013-05-29
上傳用戶：eeworm
GB-T4677.4-1984 印制板抗剝強(qiáng)度測(cè)試方法
標(biāo)簽： 4677.4 GB-T 1984 印制板
上傳時(shí)間： 2013-04-15
上傳用戶：eeworm
專輯類----可編程邏輯器件相關(guān)專輯 可編程序控制器應(yīng)用軟件設(shè)計(jì)方法與技巧-247頁(yè)-7.8M.rar
上傳時(shí)間： 2013-06-03
上傳用戶：moerwang
本書以FPGA/CPLD設(shè)計(jì)流程為主線，闡述了如何合理地利用ISE設(shè)計(jì)平臺(tái)集成的各種設(shè)計(jì)工具，高效地完成FPGA/CPLD的設(shè)計(jì)方法與技巧。全書在介紹FPGA/CPLD概念和設(shè)計(jì)流程的基礎(chǔ)上，依次論述了工程管理與設(shè)計(jì)輸入、仿真、綜合、約束、實(shí)現(xiàn)與布局布線、配置調(diào)試等主要設(shè)計(jì)步驟在ISE集成環(huán)境中的實(shí)現(xiàn)方法與技巧。 本書立足于工程實(shí)踐，結(jié)合作者多年工作經(jīng)驗(yàn)，選用大量典型實(shí)例，并配有一定數(shù)量的練習(xí)題。本書配套光盤收錄了所有實(shí)例的完整工程目錄、源代碼、詳細(xì)操作步驟和使用說明，利于讀者邊學(xué)邊練，提高實(shí)際應(yīng)用能力。 本書可作為高等院校通信工程、電子工程、計(jì)算機(jī)、微電子與半導(dǎo)體學(xué)等專業(yè)的教材，也可作為硬件工程師和IC工程師的實(shí)用工具書。
標(biāo)簽： Xilinx-ISE FPGA CPLD 71.7
上傳時(shí)間： 2013-06-24
上傳用戶：gut1234567
電子元器件抗ESD技術(shù)講義:引 言 4 第1 章 電子元器件抗ESD損傷的基礎(chǔ)知識(shí) 5 1.1 靜電和靜電放電的定義和特點(diǎn) 5 1.2 對(duì)靜電認(rèn)識(shí)的發(fā)展歷史 6 1.3 靜電的產(chǎn)生 6 1.3.1 摩擦產(chǎn)生靜電 7 1.3.2 感應(yīng)產(chǎn)生靜電 8 1.3.3 靜電荷 8 1.3.4 靜電勢(shì) 8 1.3.5 影響靜電產(chǎn)生和大小的因素 9 1.4 靜電的來源 10 1.4.1 人體靜電 10 1.4.2 儀器和設(shè)備的靜電 11 1.4.3 器件本身的靜電 11 1.4.4 其它靜電來源 12 1.5 靜電放電的三種模式 12 1.5.1 帶電人體的放電模式(HBM) 12 1.5.2 帶電機(jī)器的放電模式（MM） 13 1.5.3 充電器件的放電模型 13 1.6 靜電放電失效 15 1.6.1 失效模式 15 1.6.2 失效機(jī)理 15 第2章 制造過程的防靜電損傷技術(shù) 2.1 靜電防護(hù)的作用和意義 2.1.1 多數(shù)電子元器件是靜電敏感器件 2.1.2 靜電對(duì)電子行業(yè)造成的損失很大 2.1.3 國(guó)內(nèi)外企業(yè)的狀況 2.2 靜電對(duì)電子產(chǎn)品的損害 2.2.1 靜電損害的形式 2.2.2 靜電損害的特點(diǎn) 2.2.3 可能產(chǎn)生靜電損害的制造過程 2.3 靜電防護(hù)的目的和總的原則 2.3.1 目的和原則 2.3.2 基本思路和技術(shù)途徑 2.4 靜電防護(hù)材料 2.4.1 與靜電防護(hù)材料有關(guān)的基本概念 2.4.2 靜電防護(hù)材料的主要參數(shù) 2.5 靜電防護(hù)器材 2.5.1 防靜電材料的制品 2.5.2 靜電消除器（消電器、電中和器或離子平衡器） 2.6 靜電防護(hù)的具體措施 2.6.1 建立靜電安全工作區(qū) 2.6.2 包裝、運(yùn)送和存儲(chǔ)工程的防靜電措施 2.6.3 靜電檢測(cè) 2.6.4 靜電防護(hù)的管理工作 第3章 抗靜電檢測(cè)及分析技術(shù) 3.1 抗靜電檢測(cè)的作用和意義 3.2 靜電放電的標(biāo)準(zhǔn)波形 3.3 抗ESD檢測(cè)標(biāo)準(zhǔn) 3.3.1 電子元器件靜電放電靈敏度（ESDS）檢測(cè)及分類的常用標(biāo)準(zhǔn) 3.3.2 標(biāo)準(zhǔn)試驗(yàn)方法的主要內(nèi)容（以MIL-STD-883E 方法3015.7為例） 3.4 實(shí)際ESD檢測(cè)的結(jié)果統(tǒng)計(jì)及分析 3.4.1 試驗(yàn)條件 3.4.2 ESD評(píng)價(jià)試驗(yàn)結(jié)果分析 3.5 關(guān)于ESD檢測(cè)中經(jīng)常遇到的一些問題 3.6 ESD損傷的失效定位分析技術(shù) 3.6.1 端口I－V特性檢測(cè) 3.6.2 光學(xué)顯微觀察 3.6.3 掃描電鏡分析 3.6.4 液晶分析 3.6.5 光輻射顯微分析技術(shù) 3.6.6 分層剝離技術(shù) 3.6.7 小結(jié) 3.7 ESD和EOS的判別方法討論 3.7.1 概念 3.7.2 ESD和EOS對(duì)器件損傷的分析判別方法 第4 章 電子元器件抗ESD設(shè)計(jì)技術(shù) 4.1 元器件抗ESD設(shè)計(jì)基礎(chǔ) 4.1.1抗ESD過電流熱失效設(shè)計(jì)基礎(chǔ) 4.1.2抗場(chǎng)感應(yīng)ESD失效設(shè)計(jì)基礎(chǔ) 4.2元器件基本抗ESD保護(hù)電路 4.2.1基本抗靜電保護(hù)電路 4.2.2對(duì)抗靜電保護(hù)電路的基本要求 4.2.3 混合電路抗靜電保護(hù)電路的考慮 4.2.4防靜電保護(hù)元器件 4.3 CMOS電路ESD失效模式和機(jī)理 4.4 CMOS電路ESD可靠性設(shè)計(jì)策略 4.4.1 設(shè)計(jì)保護(hù)電路轉(zhuǎn)移ESD大電流。 4.4.2 使輸入/輸出晶體管自身的ESD閾值達(dá)到最大。 4.5 CMOS電路基本ESD保護(hù)電路的設(shè)計(jì) 4.5.1 基本ESD保護(hù)電路單元 4.5.2 CMOS電路基本ESD保護(hù)電路 4.5.3 ESD設(shè)計(jì)的輔助工具－TLP測(cè)試 4.5.4 CMOS電路ESD保護(hù)設(shè)計(jì)方法 4.5.5 CMOS電路ESD保護(hù)電路示例 4.6 工藝控制和管理
上傳時(shí)間： 2013-07-13
上傳用戶：2404
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
