介紹了3DES加密算法的原理并詳盡描述了該算法的FPGA設(shè)計(jì)實(shí)現(xiàn)。采用了狀態(tài)機(jī)和流水線技術(shù)，使得在面積和速度上達(dá)到最佳優(yōu)化；添加了輸入和輸出接口的設(shè)計(jì)以增強(qiáng)該算法應(yīng)用的靈活性。各模塊均用硬件描述語言實(shí)現(xiàn)，最終下載到FPGA芯片Stratix EP1S25F780C5中。
上傳時(shí)間： 2013-08-20
上傳用戶：HGH77P99
DVD數(shù)字伺服系統(tǒng)DPD循跡伺服相位比較算法,可以根據(jù)輸出波形判斷循跡伺服情況
標(biāo)簽： DVD DPD 數(shù)字 伺服系統(tǒng)
上傳時(shí)間： 2013-08-21
上傳用戶：familiarsmile
用fpga實(shí)現(xiàn)dsp 的fft算法 其中有幾個(gè)文檔文件和用vhdl寫的1024點(diǎn)的fft代碼
上傳時(shí)間： 2013-08-22
上傳用戶：ukuk
在ALTERA公司的EPM570上實(shí)現(xiàn)的電機(jī)脈沖算法，編碼器反饋技術(shù)算法，已實(shí)際應(yīng)用。
標(biāo)簽： ALTERA 570 EPM 電機(jī)
上傳時(shí)間： 2013-08-22
上傳用戶：zengduo
文檔是關(guān)于自適應(yīng)信號處理算法研究及FPGA實(shí)現(xiàn)的文章，
上傳時(shí)間： 2013-08-27
上傳用戶：Maple
fpga-jpeg-verilog在fpga平臺(tái)使用verilog語言進(jìn)行jpeg算法實(shí)現(xiàn)
標(biāo)簽： fpga-jpeg-verilog verilog fpga jpeg
上傳時(shí)間： 2013-08-28
上傳用戶：zoudejile
基于FPGA加密芯片設(shè)計(jì)論文（AES和DES算法）
上傳時(shí)間： 2013-08-29
上傳用戶：weixiao99
采用按時(shí)間抽選的基4原位算法和坐標(biāo)旋轉(zhuǎn)數(shù)字式計(jì)算機(jī)（CORDIC）算法實(shí)現(xiàn)了一個(gè)FFT實(shí)時(shí)譜分析系統(tǒng)。整個(gè)設(shè)計(jì)采用流水線工作方式，保證了系統(tǒng)的速度，避免了瓶勁的出現(xiàn)；整個(gè)系統(tǒng)采用FPGA實(shí)現(xiàn)，實(shí)驗(yàn)表明，該系統(tǒng)既有DSP器件實(shí)現(xiàn)的靈活性又有專用FFT芯片實(shí)現(xiàn)的高速數(shù)據(jù)吞吐能力，可以廣泛地應(yīng)用于數(shù)字信號處理的各個(gè)領(lǐng)域。
標(biāo)簽： CORDIC FFT 算法 旋轉(zhuǎn)
上傳時(shí)間： 2013-09-01
上傳用戶：731140412
JPEG靜止圖像壓縮解壓縮標(biāo)準(zhǔn)的硬件實(shí)現(xiàn)及其改進(jìn)算法的研究 這是本人做圖像壓縮時(shí)收藏的一個(gè)比較經(jīng)典的碩士論文，希望對大家有參考價(jià)值
標(biāo)簽： JPEG 碩士 圖像壓縮 標(biāo)準(zhǔn)
上傳時(shí)間： 2013-09-01
上傳用戶：mqien
關(guān)于用CPLD和FPGA做插補(bǔ)算法的內(nèi)容,對于想用FPGA做控制的朋友是個(gè)好的借鑒!
標(biāo)簽： FPGA CPLD 插補(bǔ)算法 控制
上傳時(shí)間： 2013-09-02
上傳用戶：taox
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
