中斷實驗 ——有急救車的交通燈控制實驗 1. 基本實驗 在實驗三基本實驗內(nèi)容的基礎(chǔ)上增加允許急救車優(yōu)先通過的要求。當(dāng)有急救車到達(dá)時，兩個方向上的紅燈亮，以便讓急救車通過，假定急救車通過路口的時間為10秒，急救車通過后，交通燈恢復(fù)中斷前的狀態(tài)。本實驗以單脈沖接INT0為中斷申請，表示有急救車通過。 2. 擴(kuò)展實驗 在基本實驗的基礎(chǔ)上增加一級中斷控制。INT1收到脈沖中斷請求時使兩方向上均為黃燈閃爍15秒。若同時收到INT0、INT1中斷請求則只響應(yīng)INT0中斷請求，若在黃燈閃爍期間收到INT0請求則保護(hù)現(xiàn)場后執(zhí)行急救車到達(dá)情況。
標(biāo)簽： 實驗 中斷 交通燈 控制實驗
上傳時間： 2017-01-21
上傳用戶：BIBI
此十字路口交通燈控制系統(tǒng)，分東西道和南北道，設(shè)東西道為A道，南北道為B道。規(guī)定：首先，東西路口紅燈亮，南北路口綠燈亮，同時開始25s倒計時，以7段數(shù)碼管顯示時間。25s倒計時結(jié)束后開始5s倒計時，南北路口的綠燈閃爍，計時到最后2s時，南北路口黃燈亮。完成1次這樣的循環(huán)需要30s。30s結(jié)束后，南北路口紅燈亮，東西路口綠燈亮，并重新30s倒計時，依次循環(huán)。若有緊急車輛要求通過時，此系統(tǒng)應(yīng)能禁止普通車輛，而讓緊急車輛通過。
標(biāo)簽： 十字路口 交通燈控制系統(tǒng)
上傳時間： 2013-12-29
上傳用戶：gtf1207
交通燈程序,實現(xiàn)十字路口的交通燈控制. 使用max+plus2編寫的.
標(biāo)簽： plus max 交通燈 程序
上傳時間： 2014-01-23
上傳用戶：lixinxiang
交通燈控制程序.實現(xiàn)十字路口的交通燈控制.使用vhdl編寫,使用方便.
標(biāo)簽： vhdl 交通燈控制 程序 十字路口
上傳時間： 2013-12-26
上傳用戶：baiom
是基于微機(jī)（8086）的交通燈控制。8086與8255相連，控制交通燈。壓縮包含源碼和電路圖
標(biāo)簽： 8086 8255 微機(jī) 交通燈控制
上傳時間： 2014-06-27
上傳用戶：戀天使569
交通燈控制 技術(shù)指標(biāo) （1）車輛直行時不允許車輛左拐行駛，但右拐可以同時進(jìn)行，必須設(shè)有專門的左拐時間。 （2）車輛直行以及車輛左拐交替通行，直行時間綠燈每次放行60秒，車輛左拐每次放行30秒。 （3）綠燈亮表示可通行．紅燈亮表示禁止通行。 （4）直行車輛每次綠燈變紅燈時．黃燈先亮5秒。 （5）十字路口要有數(shù)字顯示，作為等候時間提示。要求各通道的通行時間及黃燈亮的時間均以秒為單位作減計數(shù)。 （6）設(shè)置行人過馬路的紅綠燈。 （7）增加緊急情況處理，允許急救車優(yōu)先通過要求，當(dāng)有急救車通過時，路口信號燈全部變紅，倒計時停止計數(shù)，以便讓急救車通過。急救車通過后，交通燈恢復(fù)原先狀態(tài)。
標(biāo)簽： 交通燈控制 技術(shù)指標(biāo)
上傳時間： 2013-12-22
上傳用戶：hj_18
PLC交通燈控制，用于控制交通燈亮和滅
標(biāo)簽： PLC 交通燈控制
上傳時間： 2014-12-07
上傳用戶：13160677563
單片機(jī)AT89c52 城市道口交通等控制系統(tǒng)的模型的設(shè)計
標(biāo)簽： 89c c52 AT 89
上傳時間： 2014-02-16
上傳用戶：it男一枚
:傳統(tǒng)的交通燈控制器多數(shù)由單片機(jī)或PLC來實現(xiàn),文中介紹了基于VHDL硬件描述語言進(jìn)行交通燈控制 器設(shè)計的一般思路和方法。選擇XIL INX公司低功耗、低成本、高性能的FPGA芯片,采用ISE5. X和MODELSIM SE 6. 0開發(fā)工具進(jìn)行了程序的編譯和功能仿真。最后給出了交通燈控制器的部分VHDL源程序和仿真結(jié)果,仿 真結(jié)果表明該系統(tǒng)的設(shè)計方案正確。
標(biāo)簽： FPGA VHDL PLC INX
上傳時間： 2013-12-20
上傳用戶：wang0123456789
用VHDL 語言設(shè)計交通燈控制系統(tǒng), 并在MAX+PLUS II 系統(tǒng)對FPGA/ CPLD 芯片進(jìn)行下載, 由于生成的是集成化的數(shù)字電 路, 沒有傳統(tǒng)設(shè)計中的接線問題, 所以故障率低、可靠性高, 而且體積小。體現(xiàn)了EDA 技術(shù)在數(shù)字電路設(shè)計中的優(yōu)越性。
標(biāo)簽： VHDL FPGA CPLD PLUS
上傳時間： 2013-12-28
上傳用戶：zhengzg
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
