使用DVCC實驗系統中的并行接口芯片8255A的B口作輸入口，使工作于方式1,將PB0～PB7連接到手動開關K1～K8,將手動脈沖信號SP作為8255B口的選通信號，連接到PC2。將B品工作于方式1時的中斷請求信號（PC0）連接到8255A的IR3,8255A的片選信號無需連接（系統已連接好）。8259A的CS連接地址譯碼輸出端Y6,8259A的端口地址為60H、61H
上傳時間： 2013-12-28
上傳用戶：xinyuzhiqiwuwu
本書以奧地利貝加萊公司的B&R 2000系列可編程計算機控制器（PCC）為背景，系統地介紹了最新的可編程控制器的工作原理、指令系統、編程方法、網絡通訊等，力求將這一領域的最新技術成果介紹給讀者。
上傳時間： 2016-01-25
上傳用戶：sevenbestfei
深入C++系列 C++ Primer第三版。 Stanley B Lippman ＆ Josee Lajoie著 潘愛民 張麗譯
標簽： Lippman Stanley Primer Lajoie
上傳時間： 2014-06-05
上傳用戶：zhouchang199
Atheros無線芯片AR-6000系列wince 6驅動源代碼(這東西我也沒用過別問我,我是搜別的wince資源搜到的) AR6K SDIO support. Requires firmware 1.1 on SD13 cards. readme: Atheros Communications AR6001 WLAN Driver for SDIO installation Read Me March 26,2007 (based on k14 fw1.1) Windows CE Embedded CE 6.0 driver installation. 1. Unzip the installation file onto your system (called installation directory below) 2. Create an OS design or open an existing OS design in Platform Builder 6.0. a. The OS must support the SD bus driver and have an SD Host Controller driver (add these from Catalog Items). b. Run image size should be set to allow greater than 32MB. 3. a. From the Project menu select Add Existing Subproject... b. select AR6K_DRV.pbxml c. select open This should create a subproject within your OS Design project for the AR6K_DRV driver. 4. Build the solution. 轉自Tony嵌入式,原文地址：http://www.cevx.com/bbs/dispbbs.asp?boardID=4&ID=11762&page=1
標簽： wince Requires firmware Atheros
上傳時間： 2014-11-11
上傳用戶：bibirnovis
基于MSP430系列單片機的軟件實時時鐘(RTC)代碼,使用定時器B為中斷源,時間變量使用字符型變量儲存,便于直接輸出數字
上傳時間： 2013-12-20
上傳用戶：hzy5825468
TI的C6x系列,多通道緩沖串口McBSP用做異步串口的例子,可以看文檔TMS320C6000 McBSP: UART (Rev. B)
上傳時間： 2014-01-09
上傳用戶：tyler
利用福星曉程芯片3105開發多功能表時B、C相CPU的軟件程序
上傳時間： 2017-01-31
上傳用戶：tedo811
OCMJ(奧可拉中文集成模塊)B 系列液晶顯示器中斷法顯示程序
上傳時間： 2014-09-08
上傳用戶：qunquan
電子基礎類專輯 153冊 2.20G21世紀大學新型參考教材系列 集成電路B 荒井 159頁 2.8M.pdf
標簽：
上傳時間： 2014-05-05
上傳用戶：時代將軍
隨著電子技術和EDA技術的發展,大規模可編程邏輯器件PLD(Programmable Logic Device)、現場可編程門陣列FPGA(Field Programmable Gates Array)完全可以取代大規模集成電路芯片,實現計算機可編程接口芯片的功能,并可將若干接口電路的功能集成到一片PLD或FPGA中.基于大規模PLD或FPGA的計算機接口電路不僅具有集成度高、體積小和功耗低等優點,而且還具有獨特的用戶可編程能力,從而實現計算機系統的功能重構.該課題以Altera公司FPGA(FLEX10K)系列產品為載體,在MAX+PLUSⅡ開發環境下采用VHDL語言,設計并實現了計算機可編程并行接芯片8255的功能.設計采用VHDL的結構描述風格,依據芯片功能將系統劃分為內核和外圍邏輯兩大模塊,其中內核模塊又分為RORT A、RORT B、OROT C和Control模塊,每個底層模塊采用RTL(Registers Transfer Language)級描述,整體生成采用MAX+PLUSⅡ的圖形輸入法.通過波形仿真、下載芯片的測試,完成了計算機可編程并行接芯片8255的功能.
上傳時間： 2013-06-08
上傳用戶：asddsd
