實用單片機系統(tǒng)MS3分析,進(jìn)行單片機系統(tǒng)MS3的移植，以實現(xiàn)兼容
上傳時間： 2013-07-17
上傳用戶：shangdafreya
電路分析是每個硬件工程師必備手段，如何分析好電路才能設(shè)計出更好的電路
標(biāo)簽： 電路分析基礎(chǔ)
上傳時間： 2013-04-24
上傳用戶：dianxin61
數(shù)字電視技術(shù)和超大規(guī)模深亞微米的系統(tǒng)級芯片設(shè)計技術(shù)是當(dāng)前信息產(chǎn)業(yè)中最受關(guān)注的兩個方向。它們的交叉就是數(shù)字電視應(yīng)用中的一系列系統(tǒng)級芯片和超深亞微米專用集成電路。其中信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號處理前向糾錯編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù)，成為設(shè)計和開發(fā)整個數(shù)字電視系統(tǒng)的關(guān)鍵之一。數(shù)字高清晰度電視(Digital HDTV)做為第三代電視標(biāo)準(zhǔn)，已成為當(dāng)今世界高技術(shù)競爭的焦點，本文正是從這個交叉點上出發(fā)對DVB-H(Digital Video Broadcasting-Handheld)標(biāo)準(zhǔn)中所涉及的信道編碼和調(diào)制部分進(jìn)行了研究，重點分析了信道內(nèi)編碼部分的硬件優(yōu)化實現(xiàn)。本項目完成了DVB-H傳輸系統(tǒng)信道編碼的FPGA硬件設(shè)計和實現(xiàn)，系統(tǒng)所有FPGA硬件電路設(shè)計采用了Veillog HDL語言編寫。同時對清華大學(xué)數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)DMB-T(Terrestrial Digital Multimedia/TV Broadcasting)中的關(guān)鍵技術(shù)做了研究，與DVB標(biāo)準(zhǔn)中的相關(guān)技術(shù)做了對比。 本文首先對DVB．H以及COFDM的相關(guān)理論進(jìn)行介紹和研究。然后針對DVB-H信道編碼調(diào)制器中的部分核心算法的FPGA設(shè)計和實現(xiàn)進(jìn)行了詳細(xì)的研究工作，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調(diào)制的部分設(shè)計等。相應(yīng)地對DVB-H信道解碼解調(diào)器中的部分算法的FPGA設(shè)計的研究工作做了描述，包括符號解交織和比特解交織。同時對清華大學(xué)數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)DMB-T外接收機中頻域和時域解交織模塊的FPGA設(shè)計實現(xiàn)做了描述。 筆者在項目中完成的主要工作有： (1)與項目組成員合作制定系統(tǒng)框架，劃分模塊。 (2)對所負(fù)責(zé)的模塊，包括外編碼、內(nèi)編碼(卷積刪余)、內(nèi)交織(包括比特交織和符號交織)、星座映射、幀形成、OFDM調(diào)制的算法進(jìn)行研究并加以優(yōu)化，建立軟件仿真模型，進(jìn)行FPGA設(shè)計，仿真和實現(xiàn)。
標(biāo)簽： DVBH FPGA 發(fā)射端 信道
上傳時間： 2013-06-10
上傳用戶：rockjablew
該項目完成的是DVB-T發(fā)射機系統(tǒng)中OFDM調(diào)制部分的FPGA設(shè)計.DVB-T是ETSI(歐洲電信標(biāo)準(zhǔn)委員會)提出的數(shù)字地面電視廣播系統(tǒng)標(biāo)準(zhǔn),在業(yè)界影響很廣.整個DVB-T發(fā)射機系統(tǒng)包括RS編碼,內(nèi)交織,卷積編碼,外交織,星座映射,IFFT變換等主要部分.該項目組負(fù)責(zé)以FPGA為主體的硬件平臺的搭建及編碼,調(diào)制部分的FPGA軟件設(shè)計,作者完成了2k模式下IFFT變換的軟件設(shè)計.該文首先介紹了OFDM及DVB-T相關(guān)原理,然后比較分析了各種FFT算法及實現(xiàn)結(jié)構(gòu)的復(fù)雜度,最后采取了一種Radix2
標(biāo)簽： DVBT OFDM FPGA 發(fā)射機
上傳時間： 2013-05-17
上傳用戶：gundamwzc
分析了大功率逆變電源IGBT關(guān)斷時產(chǎn)生電壓尖峰的機理,并對影響電壓尖峰的主要因素進(jìn)行了分 析。通過應(yīng)用疊層復(fù)合母排可以降低主電路母線的分布電感,設(shè)計合理的吸收電路能夠改善開關(guān)器件的開關(guān)軌跡, 抑制尖峰電壓,使開關(guān)器件運行在可靠的工作范圍內(nèi)。仿真結(jié)果驗證了吸收電路的有效性。
標(biāo)簽： IGBT 大功率 關(guān)斷電壓 分
上傳時間： 2013-05-25
上傳用戶：pwcsoft
小波分析經(jīng)典，注重小波分析的基本理論。將一位小波理論和高維小波理論放在一起并行介紹。
上傳時間： 2013-04-24
上傳用戶：duoshen1989
隨著科學(xué)技術(shù)的發(fā)展與公共安全保障需求的提高，視頻監(jiān)控系統(tǒng)在工業(yè)生產(chǎn)、日常生活、警備與軍事方面的應(yīng)用越來越廣泛。采用基于 FPGA 的SOPC技術(shù)、H．264壓縮編碼技術(shù)和網(wǎng)絡(luò)傳輸控制技術(shù)實現(xiàn)網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)，在穩(wěn)定性、功能、成本與擴(kuò)展性等方面都有著突出的優(yōu)勢，具有重要的學(xué)術(shù)意義與實用意義， 本課題所設(shè)計的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)由以Nios Ⅱ為核心的嵌入式圖像服務(wù)器、相關(guān)網(wǎng)絡(luò)設(shè)備與若干PC機客戶端組成。嵌入式圖像服務(wù)器實時采集圖像，采用H．264 編碼算法進(jìn)行壓縮，并持續(xù)監(jiān)聽網(wǎng)絡(luò)。PC機客戶端可通過網(wǎng)絡(luò)對服務(wù)器進(jìn)行遠(yuǎn)程訪問，接收編碼數(shù)據(jù)，使用H．264解碼算法重建圖像并實時顯示，使監(jiān)控人員有效地掌握現(xiàn)場情況， 在嵌入式圖像服務(wù)器設(shè)計階段，本文首先進(jìn)行了芯片選型與開發(fā)平臺選擇。然后構(gòu)建圖像采集子系統(tǒng)，采用雙緩存乒乓交換的方法設(shè)計圖像采集用戶自定義模塊。接著設(shè)計雙Nios Ⅱ架構(gòu)的SOPC系統(tǒng)，闡述了雙軟核設(shè)計中定制連接、內(nèi)存芯片共享、數(shù)據(jù)搬移、通信與互斥的解決方法。同時完成了網(wǎng)絡(luò)服務(wù)器的設(shè)計，采用μC/OS-Ⅱ進(jìn)行多任務(wù)的管理與調(diào)度， H．264視頻壓縮編解碼算法設(shè)計與實現(xiàn)是本文的重點。文中首先分析H．264．標(biāo)準(zhǔn)，規(guī)劃編解碼器結(jié)構(gòu)。接著設(shè)計了16×16幀內(nèi)預(yù)測算法，并設(shè)計宏塊掃描方式，采用兩次判決策略進(jìn)行預(yù)測模式選擇。然后設(shè)計4×4子塊掃描方式，編寫整數(shù)變換與量化算法程序。熵編碼采用Exp-Golomb編碼與CAVLC相結(jié)合的方案，針對除拖尾系數(shù)之外的非零系數(shù)值編碼子算法，實現(xiàn)了一種基于表示范圍判別的編碼方法。最后設(shè)計了網(wǎng)絡(luò)傳輸?shù)拇a流組成格式，并針對編碼算法設(shè)計相應(yīng)解碼算法。使用VC++完成算法驗證，并進(jìn)行測試，觀察不同參數(shù)下壓縮率與失真度的變化。 算法驗證完成后，本文進(jìn)行了PC機客戶端設(shè)計，使其具有遠(yuǎn)程訪問、H．264解碼與實時顯示的功能。同時將H．264 編碼算法程序移植到NiosⅡ中，并將嵌入式圖像服務(wù)器與若干客戶端接入網(wǎng)絡(luò)進(jìn)行聯(lián)合調(diào)試，構(gòu)建完整的網(wǎng)絡(luò)視頻監(jiān)控系統(tǒng)， 實驗結(jié)果表明，本系統(tǒng)視頻壓縮率高，監(jiān)控圖像質(zhì)量良好，充分證明了系統(tǒng)軟硬件與圖像編解碼算法設(shè)計成功。本系統(tǒng)具有成本低、擴(kuò)展性好及適用范圍廣等優(yōu)點，發(fā)展前景十分廣闊。
標(biāo)簽： FPGA 264 網(wǎng)絡(luò)視頻監(jiān)控 實現(xiàn)研究
上傳時間： 2013-08-03
上傳用戶：88mao
JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標(biāo)準(zhǔn)，其優(yōu)良的壓縮特性使得它將具有廣泛的應(yīng)用領(lǐng)域。JPEG2000算法非常復(fù)雜，圖像編碼過程占用了大量的處理器時間開銷和內(nèi)存開銷，因而通過對JPEG2000算法進(jìn)行優(yōu)化并采用硬件電路來實現(xiàn)JPEG2000標(biāo)準(zhǔn)的部分或全部內(nèi)容，對加快編碼速度從而擴(kuò)展其應(yīng)用領(lǐng)域有重要的意義。 本文的研究主要包括兩方面的內(nèi)容，其一是JPEG2000算術(shù)編碼器算法的研究與硬件設(shè)計，其二是JPEG2000碼率控制算法的研究與優(yōu)化算法的設(shè)計。在研究算術(shù)編碼器過程中，首先研究了JPEG2000中基于上下文的MQ算術(shù)編碼器的編碼原理和編碼流程，之后采用有限狀態(tài)機和二級流水線技術(shù)，并在不影響關(guān)鍵路徑的情況下通過對算術(shù)編碼步驟優(yōu)化采用硬件描述語言對算術(shù)編碼器進(jìn)行了設(shè)計，并通過了功能仿真與綜合。實驗證明該設(shè)計不但編碼速度快，而且流水線短，硬件設(shè)計的復(fù)雜度低且易于控制。 在研究碼率控制算法過程中，首先結(jié)合率失真理論建立了算法的數(shù)學(xué)模型，并驗證了該算法的有效性，之后深入分析了該數(shù)學(xué)模型的實現(xiàn)流程，找出影響算法效率的關(guān)鍵路徑。在對算法優(yōu)化時采用黃金分割點算法代替原來的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明，采用優(yōu)化算法在增加少量系統(tǒng)資源的情況下使得計算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現(xiàn)，又提出了一種失真更低的比特分配方案，即按照“失真/碼長”值從大到小通道編碼順序進(jìn)行編碼，通過對該算法的仿真驗證，得出在固定碼率條件下新算法將產(chǎn)生更少的失真。
標(biāo)簽： JPEG 2000 FPGA 標(biāo)準(zhǔn)
上傳時間： 2013-07-13
上傳用戶：long14578
信號與線性系統(tǒng)分析教程信號與線性系統(tǒng)分析教程
標(biāo)簽： 信號與 線性系統(tǒng)分析
上傳時間： 2013-07-23
上傳用戶：dpuloku
MATLAB仿真通信PSK誤碼分析，主要用來測試SNR從0到10時的系統(tǒng)性能-MATLAB simulation PSK communication error analysis
上傳時間： 2013-04-24
上傳用戶：924484786
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
