1.1 數(shù)字信號(hào)處理技術(shù)概述 1.2 FPGA技術(shù) 1.2.1 按顆粒度分類 1.2.2 按技術(shù)分類 1.2.3 FPL的基準(zhǔn) 1.3 DSP的技術(shù)要求 1.4 設(shè)計(jì)實(shí)現(xiàn) 1.4.1 FPGA的結(jié)構(gòu) 1.4.2 Altera EP4CE115F29C7 1.4.3 案例研究：頻率合成器 1.4.4 用知識(shí)產(chǎn)權(quán)內(nèi)核進(jìn)行設(shè)計(jì) 1.5 練習(xí)第2章 計(jì)算機(jī)算法 2.1 計(jì)算機(jī)算法概述 2.2 數(shù)字表示法 2.2.1 定點(diǎn)數(shù) 2.2.2 非傳統(tǒng)定點(diǎn)數(shù) 2.2.3 浮點(diǎn)數(shù) 2.3 二進(jìn)制加法器 2.3.1 流水線加法器 2.3.2 模加法器 2.4 二進(jìn)制乘法器 2.5 二進(jìn)制除法器 2.5.1 線性收斂的除法算法 2.5.2 快速除法器的設(shè)計(jì) 2.5.3 陣列除法器 2.6 定點(diǎn)算法的實(shí)現(xiàn) 2.7 浮點(diǎn)算法的實(shí)現(xiàn) 2.7.1 定點(diǎn)數(shù)到浮點(diǎn)數(shù)的格式轉(zhuǎn)換 2.7.2 浮點(diǎn)數(shù)到定點(diǎn)數(shù)的格式轉(zhuǎn)換 2.7.3 浮點(diǎn)數(shù)乘法 2.7.4 浮點(diǎn)數(shù)加法 2.7.5 浮點(diǎn)數(shù)除法 2.7.6 浮點(diǎn)數(shù)倒數(shù) 2.7.7 浮點(diǎn)操作集成 2.7.8 浮點(diǎn)數(shù)合成結(jié)果 2.8 MAC與SOP 2.8.1 分布式算法基礎(chǔ) 2.8.2 有符號(hào)的DA系統(tǒng) 2.8.3 改進(jìn)的DA解決方案 2.9 利用CORDIC計(jì)算特殊函數(shù) 2.10 用MAC調(diào)用計(jì)算特殊函數(shù) 2.10.1 切比雪夫逼近 2.10.2 三角函數(shù)的逼近 2.10.3 指數(shù)函數(shù)和對(duì)數(shù)函數(shù)的逼近 2.10.4 平方根函數(shù)的逼近 2.11 快速幅度逼近 練習(xí)第3章 FIR數(shù)字濾波器 3.1 數(shù)字濾波器概述 3.2 FIR理論 3.2.1 具有轉(zhuǎn)置結(jié)構(gòu)的FIR濾波器 3.2.2 FIR濾波器的對(duì)稱性……第4章 IIR數(shù)字濾波器第5章 多級(jí)信號(hào)處理第6章 傅立葉變換第7章 通信系統(tǒng)第8章 自適應(yīng)系統(tǒng)第9章 微處理器設(shè)計(jì)**0章 圖像和視頻處理
標(biāo)簽：
fpga
數(shù)字信號(hào)處理
上傳時(shí)間：
2022-06-11
上傳用戶：
