Verilog_HDL的基本語(yǔ)法詳解（夏宇聞版）:Verilog HDL是一種用于數(shù)字邏輯電路設(shè)計(jì)的語(yǔ)言。用Verilog HDL描述的電路設(shè)計(jì)就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語(yǔ)言也是一種結(jié)構(gòu)描述的語(yǔ)言。這也就是說(shuō)，既可以用電路的功能描述也可以用元器件和它們之間的連接來(lái)建立所設(shè)計(jì)電路的Verilog HDL模型。Verilog模型可以是實(shí)際電路的不同級(jí)別的抽象。這些抽象的級(jí)別和它們對(duì)應(yīng)的模型類型共有以下五種： 系統(tǒng)級(jí)（system）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)模塊的外部性能的模型。 算法級(jí)（algorithm）：用高級(jí)語(yǔ)言結(jié)構(gòu)實(shí)現(xiàn)設(shè)計(jì)算法的模型。 RTL級(jí)（Register Transfer Level）：描述數(shù)據(jù)在寄存器之間流動(dòng)和如何處理這些數(shù)據(jù)的模型。 門級(jí)（gate-level）：描述邏輯門以及邏輯門之間的連接的模型。 開關(guān)級(jí)（switch-level）：描述器件中三極管和儲(chǔ)存節(jié)點(diǎn)以及它們之間連接的模型。 一個(gè)復(fù)雜電路系統(tǒng)的完整Verilog HDL模型是由若干個(gè)Verilog HDL模塊構(gòu)成的，每一個(gè)模塊又可以由若干個(gè)子模塊構(gòu)成。其中有些模塊需要綜合成具體電路，而有些模塊只是與用戶所設(shè)計(jì)的模塊交互的現(xiàn)存電路或激勵(lì)信號(hào)源。利用Verilog HDL語(yǔ)言結(jié)構(gòu)所提供的這種功能就可以構(gòu)造一個(gè)模塊間的清晰層次結(jié)構(gòu)來(lái)描述極其復(fù)雜的大型設(shè)計(jì)，并對(duì)所作設(shè)計(jì)的邏輯電路進(jìn)行嚴(yán)格的驗(yàn)證。 Verilog HDL行為描述語(yǔ)言作為一種結(jié)構(gòu)化和過(guò)程性的語(yǔ)言，其語(yǔ)法結(jié)構(gòu)非常適合于算法級(jí)和RTL級(jí)的模型設(shè)計(jì)。這種行為描述語(yǔ)言具有以下功能： · 可描述順序執(zhí)行或并行執(zhí)行的程序結(jié)構(gòu)。 · 用延遲表達(dá)式或事件表達(dá)式來(lái)明確地控制過(guò)程的啟動(dòng)時(shí)間。 · 通過(guò)命名的事件來(lái)觸發(fā)其它過(guò)程里的激活行為或停止行為。 · 提供了條件、if-else、case、循環(huán)程序結(jié)構(gòu)。 · 提供了可帶參數(shù)且非零延續(xù)時(shí)間的任務(wù)（task）程序結(jié)構(gòu)。 · 提供了可定義新的操作符的函數(shù)結(jié)構(gòu)（function）。 · 提供了用于建立表達(dá)式的算術(shù)運(yùn)算符、邏輯運(yùn)算符、位運(yùn)算符。 · Verilog HDL語(yǔ)言作為一種結(jié)構(gòu)化的語(yǔ)言也非常適合于門級(jí)和開關(guān)級(jí)的模型設(shè)計(jì)。因其結(jié)構(gòu)化的特點(diǎn)又使它具有以下功能： - 提供了完整的一套組合型原語(yǔ)（primitive）; - 提供了雙向通路和電阻器件的原語(yǔ); - 可建立MOS器件的電荷分享和電荷衰減動(dòng)態(tài)模型。 Verilog HDL的構(gòu)造性語(yǔ)句可以精確地建立信號(hào)的模型。這是因?yàn)樵赩erilog HDL中，提供了延遲和輸出強(qiáng)度的原語(yǔ)來(lái)建立精確程度很高的信號(hào)模型。信號(hào)值可以有不同的的強(qiáng)度，可以通過(guò)設(shè)定寬范圍的模糊值來(lái)降低不確定條件的影響。 Verilog HDL作為一種高級(jí)的硬件描述編程語(yǔ)言，有著類似C語(yǔ)言的風(fēng)格。其中有許多語(yǔ)句如：if語(yǔ)句、case語(yǔ)句等和C語(yǔ)言中的對(duì)應(yīng)語(yǔ)句十分相似。如果讀者已經(jīng)掌握C語(yǔ)言編程的基礎(chǔ)，那么學(xué)習(xí)Verilog HDL并不困難，我們只要對(duì)Verilog HDL某些語(yǔ)句的特殊方面著重理解，并加強(qiáng)上機(jī)練習(xí)就能很好地掌握它，利用它的強(qiáng)大功能來(lái)設(shè)計(jì)復(fù)雜的數(shù)字邏輯電路。下面我們將對(duì)Verilog HDL中的基本語(yǔ)法逐一加以介紹。
標(biāo)簽： Verilog_HDL
上傳時(shí)間： 2014-12-04
上傳用戶：cppersonal
EDA （Electronic Design Automation）即“電子設(shè)計(jì)自動(dòng)化”，是指以計(jì)算機(jī)為工作平臺(tái)，以EDA軟件為開發(fā)環(huán)境，以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言，以可編程器件PLD為實(shí)驗(yàn)載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標(biāo)器件的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統(tǒng)設(shè)計(jì)中所占的份量越來(lái)越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設(shè)計(jì)開發(fā)領(lǐng)域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個(gè)特殊的軟件包中的一個(gè)或多個(gè)，因此這一領(lǐng)域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設(shè)計(jì)及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進(jìn)行分類，另一種是按功能進(jìn)行劃分。 若按公司類別分，大體可分兩類：一類是EDA 專業(yè)軟件公司，業(yè)內(nèi)最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產(chǎn)品而開發(fā)的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨(dú)立于半導(dǎo)體器件廠商，具有良好的標(biāo)準(zhǔn)化和兼容性，適合于學(xué)術(shù)研究單位使用，但系統(tǒng)復(fù)雜、難于掌握且價(jià)格昂貴；后者能針對(duì)自己器件的工藝特點(diǎn)作出優(yōu)化設(shè)計(jì)，提高資源利用率，降低功耗，改善性能，比較適合產(chǎn)品開發(fā)單位使用。 若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發(fā)環(huán)境 由半導(dǎo)體公司提供，基本上可以完成從設(shè)計(jì)輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發(fā)流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優(yōu)勢(shì)是功能全集成化，可以加快動(dòng)態(tài)調(diào)試，縮短開發(fā)周期；缺點(diǎn)是在綜合和仿真環(huán)節(jié)與專業(yè)的軟件相比，都不是非常優(yōu)秀的。 (2) 綜合類 這類軟件的功能是對(duì)設(shè)計(jì)輸入進(jìn)行邏輯分析、綜合和優(yōu)化，將硬件描述語(yǔ)句（通常是系統(tǒng)級(jí)的行為描述語(yǔ)句）翻譯成最基本的與或非門的連接關(guān)系（網(wǎng)表），導(dǎo)出給PLD/FPGA廠家的軟件進(jìn)行布局和布線。為了優(yōu)化結(jié)果，在進(jìn)行較復(fù)雜的設(shè)計(jì)時(shí)，基本上都使用這些專業(yè)的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發(fā)工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類 這類軟件的功能是對(duì)設(shè)計(jì)進(jìn)行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時(shí)、線延時(shí)等的“時(shí)序仿真”（也叫“后仿真”）。復(fù)雜一些的設(shè)計(jì)，一般需要使用這些專業(yè)的仿真軟件。因?yàn)橥瑯拥脑O(shè)計(jì)輸入，專業(yè)軟件的仿真速度比集成環(huán)境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。 以上介紹了一些具代表性的EDA 工具軟件。它們?cè)谛阅苌细饔兴L(zhǎng)，有的綜合優(yōu)化能力突出，有的仿真模擬功能強(qiáng)，好在多數(shù)工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發(fā)工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過(guò)設(shè)置直接調(diào)用Modelsim和 Synplify進(jìn)行仿真和綜合。 如果設(shè)計(jì)的硬件系統(tǒng)不是很大，對(duì)綜合和仿真的要求不是很高，那么可以在一個(gè)集成的開發(fā)環(huán)境中完成整個(gè)設(shè)計(jì)流程。如果要進(jìn)行復(fù)雜系統(tǒng)的設(shè)計(jì)，則常規(guī)的方法是多種EDA工具協(xié)調(diào)工作，集各家之所長(zhǎng)來(lái)完成設(shè)計(jì)流程。
上傳時(shí)間： 2013-10-11
上傳用戶：1079836864
研究一種基于TMS320F28335 DSP（Digital Signal Processor）的全數(shù)字飛行器控制系統(tǒng)的硬件設(shè)計(jì)，分析了其結(jié)構(gòu)組成：主控制器電路、舵面位置檢測(cè)電路和通訊等硬件電路設(shè)計(jì)。經(jīng)過(guò)多次試驗(yàn)調(diào)試，所設(shè)計(jì)的硬件系統(tǒng)可以滿足飛行器性能要求。
標(biāo)簽： 飛行器 舵機(jī) 控制系統(tǒng) 硬件設(shè)計(jì)
上傳時(shí)間： 2013-10-10
上傳用戶：z1191176801
伺服與變頻：伺服與變頻的一個(gè)重要區(qū)別是: 變頻可以無(wú)編碼器,伺服則必須有編碼器,作電子換向用. 一、兩者的共同點(diǎn)： 交流伺服的技術(shù)本身就是借鑒并應(yīng)用了變頻的技術(shù)，在直流電機(jī)的伺服控制的基礎(chǔ)上通過(guò)變頻的PWM方式模仿直流電機(jī)的控制方式來(lái)實(shí)現(xiàn)的，也就是說(shuō)交流伺服電 機(jī)必然有變頻的這一環(huán)節(jié)：變頻就是將工頻的50、60HZ的交流電先整流成直流電，然后通過(guò)可控制門極的各類晶體管（IGBT，IGCT等）通過(guò)載波頻率 和PWM調(diào)節(jié)逆變?yōu)轭l率可調(diào)的波形類似于正余弦的脈動(dòng)電，由于頻率可調(diào)，所以交流電機(jī)的速度就可調(diào)了（n=60f/2p ，n轉(zhuǎn)速，f頻率， p極對(duì)數(shù)） 二、談?wù)勛冾l器： 簡(jiǎn)單的變頻器只能調(diào)節(jié)交流電機(jī)的速度，這時(shí)可以開環(huán)也可以閉環(huán)要視控制方式和變頻器而定，這就是傳統(tǒng)意義上的V/F控制方式。現(xiàn)在很多的變頻已經(jīng)通過(guò)數(shù)學(xué) 模型的建立，將交流電機(jī)的定子磁場(chǎng)UVW3相轉(zhuǎn)化為可以控制電機(jī)轉(zhuǎn)速和轉(zhuǎn)矩的兩個(gè)電流的分量，現(xiàn)在大多數(shù)能進(jìn)行力矩控制的著名品牌的變頻器都是采用這樣方 式控制力矩，UVW每相的輸出要加摩爾效應(yīng)的電流檢測(cè)裝置，采樣反饋后構(gòu)成閉環(huán)負(fù)反饋的電流環(huán)的PID調(diào)節(jié)；ABB的變頻又提出和這樣方式不同的直接轉(zhuǎn)矩 控制技術(shù)，具體請(qǐng)查閱有關(guān)資料。這樣可以既控制電機(jī)的速度也可控制電機(jī)的力矩，而且速度的控制精度優(yōu)于v/f控制，編碼器反饋也可加可不加，加的時(shí)候控制 精度和響應(yīng)特性要好很多。 三、談?wù)勊欧? 驅(qū)動(dòng)器方面：伺服驅(qū)動(dòng)器在發(fā)展了變頻技術(shù)的前提下，在驅(qū)動(dòng)器內(nèi)部的電流環(huán)，速度環(huán)和位置 環(huán)（變頻器沒(méi)有該環(huán)）都進(jìn)行了比一般變頻更精確的控制技術(shù)和算法運(yùn)算，在功能上也比傳統(tǒng)的伺服強(qiáng)大很多，主要的一點(diǎn)可以進(jìn)行精確的位置控制。通過(guò)上位控制 器發(fā)送的脈沖序列來(lái)控制速度和位置（當(dāng)然也有些伺服內(nèi)部集成了控制單元或通過(guò)總線通訊的方式直接將位置和速度等參數(shù)設(shè)定在驅(qū)動(dòng)器里），驅(qū)動(dòng)器內(nèi)部的算法和 更快更精確的計(jì)算以及性能更優(yōu)良的電子器件使之更優(yōu)越于變頻器。 電機(jī)方面：伺服電機(jī)的材料、結(jié)構(gòu)和加工工藝要遠(yuǎn)遠(yuǎn)高于變頻器驅(qū)動(dòng)的交流電機(jī) （一般交流電機(jī)或恒力矩、恒功率等各類變頻電機(jī)），也就是說(shuō)當(dāng)驅(qū)動(dòng)器輸出電流、電壓、頻率變化很快的電源時(shí)，伺服電機(jī)就能根據(jù)電源變化產(chǎn)生響應(yīng)的動(dòng)作變 化，響應(yīng)特性和抗過(guò)載能力遠(yuǎn)遠(yuǎn)高于變頻器驅(qū)動(dòng)的交流電機(jī)，電機(jī)方面的嚴(yán)重差異也是兩者性能不同的根本。就是說(shuō)不是變頻器輸出不了變化那么快的電源信號(hào)，而 是電機(jī)本身就反應(yīng)不了，所以在變頻的內(nèi)部算法設(shè)定時(shí)為了保護(hù)電機(jī)做了相應(yīng)的過(guò)載設(shè)定。當(dāng)然即使不設(shè)定變頻器的輸出能力還是有限的，有些性能優(yōu)良的變頻器就 可以直接驅(qū)動(dòng)伺服電機(jī)！！！ 四、談?wù)劷涣麟姍C(jī)： 交流電機(jī)一般分為同步和異步電機(jī) 1、交流同步電機(jī)：就是轉(zhuǎn)子是由永磁材料構(gòu)成，所以轉(zhuǎn)動(dòng)后，隨著電機(jī)的定子旋轉(zhuǎn)磁場(chǎng)的變化，轉(zhuǎn)子也做響應(yīng)頻率的速度變化，而且轉(zhuǎn)子速度=定子速度，所以稱"同步"。 2、交流異步電機(jī)：轉(zhuǎn)子由感應(yīng)線圈和材料構(gòu)成。轉(zhuǎn)動(dòng)后，定子產(chǎn)生旋轉(zhuǎn)磁場(chǎng)，磁場(chǎng)切割定子的感應(yīng)線圈，轉(zhuǎn)子線圈產(chǎn)生感應(yīng)電流，進(jìn)而轉(zhuǎn)子產(chǎn)生感應(yīng)磁場(chǎng)，感應(yīng) 磁場(chǎng)追隨定子旋轉(zhuǎn)磁場(chǎng)的變化，但轉(zhuǎn)子的磁場(chǎng)變化永遠(yuǎn)小于定子的變化，一旦等于就沒(méi)有變化的磁場(chǎng)切割轉(zhuǎn)子的感應(yīng)線圈，轉(zhuǎn)子線圈中也就沒(méi)有了感應(yīng)電流，轉(zhuǎn)子磁 場(chǎng)消失，轉(zhuǎn)子失速又與定子產(chǎn)生速度差又重新獲得感應(yīng)電流。。。所以在交流異步電機(jī)里有個(gè)關(guān)鍵的參數(shù)是轉(zhuǎn)差率就是轉(zhuǎn)子與定子的速度差的比率。 3、對(duì)應(yīng)交流同步和異步電機(jī)變頻器就有相映的同步變頻器和異步變頻器，伺服電機(jī)也有交流同步伺服和交流異步伺服，當(dāng)然變頻器里交流異步變頻常見(jiàn)，伺服則交流同步伺服常見(jiàn)。
標(biāo)簽： 伺服
上傳時(shí)間： 2013-11-17
上傳用戶：maqianfeng
詳細(xì)討論了煤礦井下瓦斯自動(dòng)排放系統(tǒng)的智能組合開關(guān)設(shè)計(jì)方法。通過(guò)研究煤礦井下掘進(jìn)面通風(fēng)的特點(diǎn)和規(guī)律，總結(jié)出一種掘進(jìn)面自動(dòng)排放瓦斯方案，在此基礎(chǔ)上設(shè)計(jì)了瓦斯自動(dòng)排放系統(tǒng)，著重討論了作為該系統(tǒng)控制核心的智能組合開關(guān)設(shè)計(jì)方法，闡述了裝置內(nèi)部總線控制結(jié)構(gòu)、硬件電路、軟件邏輯的原理。經(jīng)驗(yàn)證，該裝置的性能指標(biāo)完全滿足應(yīng)用要求，運(yùn)行可靠穩(wěn)定，能夠應(yīng)對(duì)井下掘進(jìn)面復(fù)雜的使用環(huán)境。
標(biāo)簽： 煤礦瓦斯 開關(guān) 自動(dòng) 組合
上傳時(shí)間： 2014-01-10
上傳用戶：llwap
ISIS 有一個(gè)很完善的圖形系統(tǒng)允許你自定義原理圖所包含項(xiàng)目的外觀比如線條格式,填充色,文本的字體,文本的效果等等… 這個(gè)系統(tǒng)非常強(qiáng)大并且允許你自己定義部分或者全部的原理圖的全部外觀,同時(shí)允許加載某些對(duì)象到你本地的外觀屬性. 在ISIS中所有的圖形對(duì)象都是根據(jù)圖形格式所畫出. 圖形格式(graphics style)是一個(gè)完整的描述,關(guān)于怎樣去畫出和填充一個(gè)圖形(比如一條線條,一個(gè)方框,圓或別的)并且包含線條的格式(實(shí)心線,點(diǎn)線,虛線等等),寬度,顏色,填充格式,填充的前臺(tái)色和背景色,等等..同樣,所有的標(biāo)號(hào)(label)和文字塊(cript blocks)在ISIS(終端標(biāo)號(hào),管腳名,等等)都是根據(jù)文本格式所畫出來(lái).文本格式(text style)是一個(gè)完整的描述,關(guān)于怎樣去畫出一些文本和包含字體的屬性(比如:亞洲字體,羅馬字體,等等),字符的高度,寬度,顏色,等等… 在ISIS 中,大多數(shù)的對(duì)象,例如2D圖形,線條,終端標(biāo)號(hào),等等…每一個(gè)都有屬于自己的格式以便他們能被定義,也就是說(shuō),比如,一條線條和另外一條線條有不同的外觀. 這些項(xiàng)目作為這個(gè)對(duì)象的格式被設(shè)定,別的對(duì)象比如管腳名,子電路體,等等 是早已經(jīng)被預(yù)先定義好的格式,因此這些對(duì)象只能定義要么全有要么全無(wú)的特性,也就是說(shuō),比如,子電路體可以有不同的你所想要的外觀,但是所有的子電路體必須有相同的外觀.
上傳時(shí)間： 2013-12-24
上傳用戶：uuuuuuu
ROSETTA C++庫(kù)是一個(gè)C++類庫(kù)和例程集合，支持基于可識(shí)別性的經(jīng)驗(yàn)建模和數(shù)據(jù)挖掘。它由許多用于通用機(jī)器學(xué)習(xí)和粗糙集理論的例程組成。
標(biāo)簽： ROSETTA
上傳時(shí)間： 2015-01-11
上傳用戶：GavinNeko
CVS是目前比較流行與優(yōu)秀的版本管理與控制工具，是用來(lái)管理其它日常文檔（如word工作文檔之類）的一個(gè)強(qiáng)有力的工具。 WinCVS是CVS的一個(gè)客戶端軟件，它運(yùn)行在Windows上，采用圖形化方式登陸CVS服務(wù)器和CVS相關(guān)的操作與管理，不要學(xué)習(xí)復(fù)雜的cvs命令。企業(yè)內(nèi)部都采用Linux/Unix做服務(wù)器，用Windows做客戶端，所以WinCVS與CVS服務(wù)器是目前應(yīng)用最廣泛的版本控制與管理的組合。
上傳時(shí)間： 2013-12-19
上傳用戶：225588
主要使用了頁(yè)框和表格 其中有些小技巧可以值得學(xué)學(xué)：） 包括即時(shí)模糊查詢以及篩選、還有記憶窗口位置，表格列的排序和列寬 純代碼的，未OCX控件、類 是用VFP8的 ----適合初學(xué)者 vfp8 包括所有源碼以及安裝制作（txdq安裝制作.VCT），你應(yīng)相應(yīng)更改路徑 安裝制作使用InstVise的
上傳時(shí)間： 2014-01-04
上傳用戶：小眼睛LSL
一般的快速DCT算法只有8點(diǎn)和16點(diǎn)的，我這里提供任意長(zhǎng)度（2的冪次方）的DCT快速算法原代碼
上傳時(shí)間： 2015-01-31
上傳用戶：jeffery
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
