運(yùn)動(dòng)控制卡是數(shù)控系統(tǒng)的重要組成部分，是上位機(jī)與驅(qū)動(dòng)執(zhí)行部件的之間的一座橋梁。數(shù)控加工中的定位控制的精度、速度調(diào)節(jié)的性能等重要指標(biāo)都與運(yùn)動(dòng)控制卡密切相關(guān)。目前，國(guó)內(nèi)研制的運(yùn)動(dòng)控制卡與國(guó)外專(zhuān)業(yè)性公司研制的先進(jìn)的開(kāi)放式運(yùn)動(dòng)控制卡相比還有較大差距。因此，對(duì)于運(yùn)動(dòng)控制卡的研究與開(kāi)發(fā)具有很大的現(xiàn)實(shí)意義。 本文對(duì)運(yùn)動(dòng)控制卡的各種實(shí)現(xiàn)方案作了深入的比較，對(duì)于運(yùn)動(dòng)控制卡的發(fā)展趨勢(shì)進(jìn)行了探討。在分析數(shù)控系統(tǒng)對(duì)于運(yùn)動(dòng)控制卡需求的基礎(chǔ)上，提出了一種基于DSP的PCI總線運(yùn)動(dòng)控制卡的實(shí)現(xiàn)方案。該方案具有通用性好、軟件易于修改升級(jí)、調(diào)試方便等特點(diǎn)。 文中對(duì)這一方案的具體實(shí)現(xiàn)做了詳細(xì)的分析，給出了系統(tǒng)的整體結(jié)構(gòu)設(shè)計(jì)，軟硬件組成情況。詳盡闡述了運(yùn)動(dòng)控制電路、總線接口電路、驅(qū)動(dòng)器接口電路等硬件電路的設(shè)計(jì)過(guò)程，以及運(yùn)動(dòng)控制卡的制作過(guò)程。論述了DSP上的程序結(jié)構(gòu)，并具體分析了插補(bǔ)算法、速度控制算法等在DSP上的實(shí)現(xiàn)方法。對(duì)PC機(jī)上的運(yùn)動(dòng)控制卡的驅(qū)動(dòng)程序的模型以及編寫(xiě)方法做了介紹。 通過(guò)對(duì)制成樣板的調(diào)試表明，運(yùn)動(dòng)控制卡具有良好的性能。
標(biāo)簽： DSP 運(yùn)動(dòng)控制卡
上傳時(shí)間： 2013-07-29
上傳用戶：weddps
本論文在詳細(xì)研究MIL-STD-1553B數(shù)據(jù)總線協(xié)議以及參考國(guó)外芯片設(shè)計(jì)的基礎(chǔ)上，結(jié)合目前新興的EDA技術(shù)和大規(guī)模可編程技術(shù)，提出了一種全新的基于FPGA的1553B總線接口芯片的設(shè)計(jì)方法。 從專(zhuān)用芯片實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計(jì)思想，給出了總線接口的總體設(shè)計(jì)方案，考慮到電路的具體實(shí)現(xiàn)對(duì)結(jié)構(gòu)進(jìn)行模塊細(xì)化。在介紹模擬收發(fā)器模塊的電路設(shè)計(jì)后，重點(diǎn)介紹了基于FPGA的BC、RT、MT三種類(lèi)型終端設(shè)計(jì)，最終通過(guò)工作方式選擇信號(hào)以及其他控制信號(hào)將此三種終端結(jié)合起來(lái)以達(dá)到通用接口的功能。同時(shí)給出其設(shè)計(jì)邏輯框圖、算法流程圖、引腳說(shuō)明以及部分模塊的仿真結(jié)果。為了資源的合理利用，對(duì)其中相當(dāng)部分模塊進(jìn)行復(fù)用。在設(shè)計(jì)過(guò)程中采用自頂向下、碼型轉(zhuǎn)換中的全數(shù)字鎖相環(huán)、通用異步收發(fā)器UART等關(guān)鍵技術(shù)。本設(shè)計(jì)使用VHDL描述，在此基礎(chǔ)之上采用專(zhuān)門(mén)的綜合軟件對(duì)設(shè)計(jì)進(jìn)行了綜合優(yōu)化，在FPGA芯片EP1K100上得以實(shí)現(xiàn)。通過(guò)驗(yàn)證證明該設(shè)計(jì)能夠完成BC/RT/MT三種模式的工作，能處理多種消息格式的傳輸，并具有較強(qiáng)的檢錯(cuò)能力。 最后設(shè)計(jì)了總線接口芯片測(cè)試系統(tǒng)，選擇TMS320LF2407作為主處理器，測(cè)試主要包括主處理器的自發(fā)自收驗(yàn)證，加入RS232串口調(diào)試過(guò)程提高測(cè)試數(shù)據(jù)的直觀性。驗(yàn)證的結(jié)果表明本文提出的設(shè)計(jì)方案是合理的。
上傳時(shí)間： 2013-06-04
上傳用戶：ayfeixiao
本文在分析了嵌入式技術(shù)及控制系統(tǒng)的發(fā)展概況后，首先對(duì)現(xiàn)場(chǎng)總線，主要是CAN總線的技術(shù)特點(diǎn)進(jìn)行了全面的介紹，并重點(diǎn)對(duì)CAN總線網(wǎng)絡(luò)中數(shù)據(jù)傳輸?shù)膶?shí)時(shí)性問(wèn)題及改善的方案進(jìn)行了分析和研究。之后利用嵌入式技術(shù)實(shí)現(xiàn)了基于CAN總線的網(wǎng)絡(luò)測(cè)控系統(tǒng)。該系統(tǒng)的主控節(jié)點(diǎn)，即ARM平臺(tái)采用32位的嵌入式處理器AR2M和嵌入式實(shí)時(shí)操作系統(tǒng)μC/OS-Ⅱ來(lái)實(shí)現(xiàn)，并在該平臺(tái)上完成了系統(tǒng)多任務(wù)的建立，包括與底層CAN網(wǎng)絡(luò)的通信、液晶顯示輸出和嵌入式Web服務(wù)器等。 論文共分六章。第一章介紹了控制系統(tǒng)的發(fā)展過(guò)程、嵌入式技術(shù)及其發(fā)展現(xiàn)狀，并引出了課題的背景和研究意義，給出了主要研究?jī)?nèi)容。第二章著重介紹了CAN現(xiàn)場(chǎng)總線技術(shù)，并對(duì)其工作原理和CAN總線系統(tǒng)的實(shí)時(shí)性進(jìn)行了分析。第三章論述了CAN總線測(cè)控網(wǎng)絡(luò)的實(shí)現(xiàn)以及CAN測(cè)控網(wǎng)絡(luò)與Internet集成的必要性，并給出了本文的系統(tǒng)設(shè)計(jì)方案、工作原理和組成。第四章論述了基于CAN總線的嵌入式測(cè)控系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)，詳細(xì)闡述了系統(tǒng)的硬件、軟件設(shè)計(jì)思路和實(shí)現(xiàn)方法。硬件方面，介紹了硬件平臺(tái)中的主處理器LPC2292和整個(gè)硬件邏輯模塊。軟件設(shè)計(jì)上實(shí)現(xiàn)了μC/OS-Ⅱ?qū)崟r(shí)操作系統(tǒng)在ARM7上的移植，并完成了嵌入式系統(tǒng)下多任務(wù)的建立。第五章介紹了以QXLPC-Ⅲ過(guò)程控制系統(tǒng)為應(yīng)用對(duì)象，進(jìn)行的實(shí)際應(yīng)用實(shí)驗(yàn)，該實(shí)驗(yàn)對(duì)被控過(guò)程的部分物理量進(jìn)行了檢測(cè)，驗(yàn)證了本方案的可行性。第六章對(duì)全文進(jìn)行了總結(jié)，給出了有待進(jìn)一步研究的問(wèn)題，并對(duì)后續(xù)工作進(jìn)行了展望。
上傳時(shí)間： 2013-06-03
上傳用戶：zttztt2005
本文介紹了基于軟PLC(Programmable Logic Controller，可編程控制器)的嵌入式技術(shù)起源和背景，綜述了基于軟PLC的嵌入式系統(tǒng)的關(guān)鍵技術(shù)和優(yōu)點(diǎn)，最后介紹了其設(shè)計(jì)和實(shí)現(xiàn)的方法。 基于軟PLC的嵌入式系統(tǒng)的研究與實(shí)現(xiàn)分為開(kāi)發(fā)系統(tǒng)和運(yùn)行系統(tǒng)(又稱(chēng)為虛擬機(jī)系統(tǒng))。本文概述了開(kāi)發(fā)系統(tǒng)，其運(yùn)行于PC機(jī)的操作系統(tǒng)如Windows或者Linux等，為用戶提供一個(gè)大眾化的編程環(huán)境，它包含編輯器、編譯器、連接器、調(diào)試器和通信接口幾個(gè)部分。編輯界面友好，可以讓用戶方便的使用LD、ST和FBD三種語(yǔ)言編寫(xiě)程序，編譯器和連接器將源程序文件編譯和連接成虛擬機(jī)系統(tǒng)可執(zhí)行的目標(biāo)代碼文件；分析了開(kāi)發(fā)系統(tǒng)，其中詳細(xì)描述了編譯模塊的編制過(guò)程，實(shí)現(xiàn)了將指令表語(yǔ)言轉(zhuǎn)換為運(yùn)行系統(tǒng)能夠識(shí)別的C/C++指令的功能；詳細(xì)地研究了梯形圖轉(zhuǎn)換為指令表語(yǔ)言，以及由指令表語(yǔ)言向梯形圖語(yǔ)言的算法和數(shù)據(jù)結(jié)構(gòu)。調(diào)試器借助于虛擬機(jī)運(yùn)行系統(tǒng)提供的服務(wù)可完成對(duì)應(yīng)用程序的調(diào)試糾錯(cuò)；討論了uCLinux操作系統(tǒng)和編譯調(diào)試技術(shù)，以及采用ModBus/TCP工業(yè)通信協(xié)議的通信接口用于開(kāi)發(fā)系統(tǒng)和運(yùn)行系統(tǒng)之間的通信。 另一方面，本文分析了虛擬機(jī)運(yùn)行系統(tǒng)，它運(yùn)行于安裝了uCLinux的ARM7平臺(tái)上，包括運(yùn)行內(nèi)核模塊、系統(tǒng)管理模塊和通信接口模塊。由于uCLinux沒(méi)有MMU和本身對(duì)實(shí)時(shí)性沒(méi)有什么要求，而針對(duì)基于軟PLC的嵌入式系統(tǒng)的研究與實(shí)現(xiàn)要求，本文在對(duì)其進(jìn)行了uCLinux小型化研究的同時(shí)探討了雙內(nèi)核實(shí)時(shí)性方案，解決了uCLinux實(shí)時(shí)性不足的問(wèn)題。運(yùn)行內(nèi)核模塊調(diào)度和執(zhí)行應(yīng)用程序并管理時(shí)鐘。系統(tǒng)管理模塊管理系統(tǒng)狀態(tài)和內(nèi)存。通信模塊用于開(kāi)發(fā)系統(tǒng)及I/O設(shè)備通信。在此基礎(chǔ)上，對(duì)基于軟PLC的嵌入式系統(tǒng)的進(jìn)行了設(shè)計(jì)與實(shí)現(xiàn)，并通過(guò)試驗(yàn)將編譯的目標(biāo)代碼傳遞到基于軟PLC的嵌入式運(yùn)行系統(tǒng)中，實(shí)現(xiàn)了控制功能，驗(yàn)證了生成目標(biāo)代碼的正確性和開(kāi)發(fā)系統(tǒng)的可行性，實(shí)現(xiàn)了編輯界面友好，系統(tǒng)開(kāi)放，性價(jià)比較高的軟PLC嵌入式系統(tǒng)，達(dá)到了預(yù)期的目標(biāo)，具有一定理論和應(yīng)用價(jià)值。
標(biāo)簽： PLC 軟 嵌入式系統(tǒng)
上傳時(shí)間： 2013-04-24
上傳用戶：jiiszha
十多年來(lái)，隨著信息技術(shù)、電子技術(shù)和通訊技術(shù)的發(fā)展，嵌入式系統(tǒng)已經(jīng)獲得了空前的應(yīng)用和發(fā)展。隨著嵌入式應(yīng)用系統(tǒng)功能復(fù)雜度的提高、對(duì)軟件產(chǎn)品的非功能約束的特別關(guān)注以及由于市場(chǎng)的激烈競(jìng)爭(zhēng)導(dǎo)致嵌入式軟件推出周期的縮短，都使得嵌入式軟件開(kāi)發(fā)人員面臨著嚴(yán)峻的危機(jī)和挑戰(zhàn)。傳統(tǒng)的結(jié)構(gòu)化開(kāi)發(fā)方法已經(jīng)顯得力不從心，于是嵌入式軟件開(kāi)發(fā)人員在軟件開(kāi)發(fā)中引入了目前較為流行的“面向?qū)ο蠓椒?OO)”，．但是目前對(duì)該方法的應(yīng)用還只是停留在傳統(tǒng)的以編程為中心的嵌入式軟件開(kāi)發(fā)方法上，不能很好地保證軟件復(fù)用和代碼的重用，因此難以滿足市場(chǎng)對(duì)嵌入式軟件開(kāi)發(fā)效率和開(kāi)發(fā)質(zhì)量的要求。 本課題的研究?jī)?nèi)容是應(yīng)用面向?qū)ο蠓椒ǖ目蚣芗夹g(shù)，對(duì)嵌入式系統(tǒng)領(lǐng)域的專(zhuān)有結(jié)構(gòu)組件進(jìn)行封裝，創(chuàng)新性地提出了面向嵌入式系統(tǒng)領(lǐng)域的通用實(shí)時(shí)框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有優(yōu)點(diǎn)一最大限度實(shí)現(xiàn)軟件重用外，最突出的是具備以下兩個(gè)特點(diǎn)： 1、功能和非功能的分離 在應(yīng)用面向?qū)ο蟮募夹g(shù)時(shí)，傳統(tǒng)的嵌入式軟件開(kāi)發(fā)方法關(guān)注的重點(diǎn)是軟件結(jié)構(gòu)和功能分解，、忽略了嵌入式環(huán)境下特殊的非功能性要求。為了在實(shí)現(xiàn)系統(tǒng)功能需求的同時(shí)，保證軟件系統(tǒng)的非功能性需求的實(shí)現(xiàn)，ARTIC框架引入了面向方面的思想，、把系統(tǒng)的非功能性需求從功能模塊中分離出來(lái)，為它們單獨(dú)設(shè)計(jì)組件。開(kāi)發(fā)人員在應(yīng)用該框架進(jìn)行嵌入式軟件設(shè)計(jì)時(shí)，只需要關(guān)注功能需求的實(shí)現(xiàn)，對(duì)于實(shí)時(shí)性、調(diào)度等非功能需求的實(shí)現(xiàn)可以通過(guò)調(diào)用ARTIC提供的時(shí)間管理模型和任務(wù)調(diào)度模型直接實(shí)現(xiàn)。 2、基于狀態(tài)機(jī)的主動(dòng)對(duì)象設(shè)計(jì)模式 根據(jù)嵌入式系統(tǒng)通常由多個(gè)控制線程組成的特點(diǎn)，應(yīng)用基于狀態(tài)機(jī)的主動(dòng)對(duì)象設(shè)計(jì)模式，把嵌入式軟件系統(tǒng)構(gòu)建成多個(gè)主動(dòng)對(duì)象的緝合。相對(duì)于傳統(tǒng)的面向?qū)ο蠓椒ǎ疚奶岢龅闹鲃?dòng)對(duì)象的最大特點(diǎn)在于：它提供對(duì)事件隊(duì)列、控制線程和表示主動(dòng)對(duì)象動(dòng)態(tài)行為狀態(tài)機(jī)等的封裝，并且該模式可以直接支持嵌入式系統(tǒng)的并行性。 ARTIC框架的應(yīng)用能夠幫助嵌入式軟件的開(kāi)發(fā)人員快速地開(kāi)發(fā)出高質(zhì)量的嵌入式軟件，除此之外，因?yàn)樗艘粋€(gè)微小的實(shí)時(shí)操作系統(tǒng)(RTOS) 報(bào)包裝，在某些場(chǎng)合可以作為一個(gè)簡(jiǎn)易的RTOS使用。為了驗(yàn)證ARTIC的性能，本文將該框架應(yīng)用于硬幣搬送實(shí)時(shí)控制系統(tǒng)的開(kāi)發(fā)設(shè)計(jì)，從該系統(tǒng)的應(yīng)用中充分體現(xiàn)了ARTIC框架的優(yōu)點(diǎn)。
標(biāo)簽： 嵌入式系統(tǒng) 軟件開(kāi)發(fā)
上傳時(shí)間： 2013-06-21
上傳用戶：cxl274287265
近幾年來(lái)，OFDM(Orthogonal Frequency Division Multiplexing)技術(shù)引起了人們的廣泛注意，根據(jù)這項(xiàng)新技術(shù)，很多相關(guān)協(xié)議被提出來(lái)。其中WiMax(Wireless MetropolitanArea Networks)代表空中接口滿足IEEE 802.16標(biāo)準(zhǔn)的寬帶無(wú)線通信系統(tǒng)，IEEE標(biāo)準(zhǔn)在2004年定義了空中接口的物理層(PHY)，即802.16d協(xié)議。該協(xié)議規(guī)定數(shù)據(jù)傳輸采用突發(fā)模式，調(diào)制方式采用OFDM技術(shù)，傳輸速率較高且實(shí)現(xiàn)方便、成本低廉，已經(jīng)成為首先推廣應(yīng)用的商業(yè)化標(biāo)準(zhǔn)。 本文主要對(duì)IEEE802.16d OFDM系統(tǒng)物理層進(jìn)行研究，并在XILINX公司的Virtexpro II芯片上實(shí)現(xiàn)了基帶算法。 首先討論了OFDM基本原理及其關(guān)鍵技術(shù)。根據(jù)IEEE802.16d OFDM系統(tǒng)的物理層發(fā)送端流程搭建了基帶仿真鏈路，利用MATLAB/SIMULINK仿真了OFDM系統(tǒng)在有無(wú)循環(huán)前綴(CP)、多徑數(shù)目不同等情況下的性能變化。由于同步算法和信道估計(jì)算法計(jì)算量都很大，為了找到適合采用FPGA實(shí)現(xiàn)的算法，分析了同步誤差和不同信道估計(jì)算法對(duì)接收信號(hào)的影響，并結(jié)合計(jì)算量的大小提出了一種新的聯(lián)合同步算法，以及得出了LS信道估計(jì)算法最適合802.16d系統(tǒng)的結(jié)論。 其次，完成了基帶發(fā)射機(jī)和接收機(jī)的FPGA硬件電路實(shí)現(xiàn)。為了使系統(tǒng)的時(shí)鐘頻率更高，采用了流水線的結(jié)構(gòu)。設(shè)計(jì)中采用編寫(xiě)Verilog程序和使用IP核相結(jié)合的辦法，實(shí)現(xiàn)了新的聯(lián)合同步算法，并且通過(guò)簡(jiǎn)化結(jié)構(gòu)，避免了信道估計(jì)算法中的繁瑣除法。利用ISE9. 2i和Modelsim6.Oc軟件平臺(tái)對(duì)程序進(jìn)行設(shè)計(jì)、綜合和仿真，并將仿真結(jié)果和MATLAB軟件計(jì)算結(jié)果相對(duì)比。結(jié)果表明，采用16位數(shù)據(jù)總線可達(dá)到理想的精度。 最后，采用串口通信的方式對(duì)基帶系統(tǒng)進(jìn)行了驗(yàn)證。通過(guò)串口通信從功能上表明該系統(tǒng)確實(shí)可行。 關(guān)鍵詞：IEEE802. 16d； OFDM； 同步；信道估計(jì)；基帶系統(tǒng)
上傳時(shí)間： 2013-07-31
上傳用戶：1757122702
隨著無(wú)線通信技術(shù)的不斷發(fā)展和社會(huì)需求的日益增長(zhǎng)，對(duì)通信系統(tǒng)的傳輸質(zhì)量和容量的要求也越來(lái)越大。現(xiàn)代通信系統(tǒng)為了追求更高的數(shù)據(jù)速率和頻譜效率，更趨向于采用非恒定包絡(luò)的調(diào)制方式，而非恒定包絡(luò)調(diào)制方式對(duì)功率放大器的非線性非常敏感，加上現(xiàn)代通信系統(tǒng)對(duì)功率放大器的效率提出了更高的要求，以及功率放大器本身有限的線性度，這就使功率放大器線性化技術(shù)成為無(wú)線通信系統(tǒng)的關(guān)鍵技術(shù)之一。 本文對(duì)功率放大器的線性化技術(shù)進(jìn)行了系統(tǒng)的研究。首先，介紹功率放大器的非線性特性、記憶效應(yīng)產(chǎn)生原理和常見(jiàn)的各種線性化技術(shù)，重點(diǎn)研究了目前流行的自適應(yīng)數(shù)字預(yù)失真技術(shù)原理。其次，介紹了功率放大器的無(wú)記憶模型和有記憶模型，以及兩種實(shí)用的預(yù)失真實(shí)現(xiàn)方法--查表法和多項(xiàng)式法，在此基礎(chǔ)上重點(diǎn)研究了基于QRD_RLS自適應(yīng)算法的記憶多項(xiàng)式法預(yù)失真技術(shù)，對(duì)該算法進(jìn)行了Matlab仿真分析，為后面的FPGA實(shí)現(xiàn)奠定基礎(chǔ)。最后，確定了數(shù)字預(yù)失真實(shí)現(xiàn)的架構(gòu)，介紹了與QRD_RLS算法實(shí)現(xiàn)相關(guān)的CORDIC技術(shù)、復(fù)數(shù)Givens旋轉(zhuǎn)及Systolic陣等原理，詳細(xì)闡述了基于CORDIC技術(shù)的復(fù)數(shù)QRD_RLS算法的Systolic實(shí)現(xiàn)，從而在FPGA上實(shí)現(xiàn)了數(shù)字預(yù)失真。 在軟件無(wú)線電思想的指導(dǎo)下，本文利用System Generator軟件完成了基于QRD_RLS算法的記憶多項(xiàng)式法的數(shù)字預(yù)失真的FPGA設(shè)計(jì)，并且在硬件平臺(tái)上檢驗(yàn)了預(yù)失真效果。
標(biāo)簽： FPGA 射頻功放 數(shù)字預(yù)失真
上傳時(shí)間： 2013-04-24
上傳用戶：84425894
隨著我國(guó)工業(yè)和國(guó)民經(jīng)濟(jì)的快速發(fā)展，電網(wǎng)負(fù)荷急劇增加，特別是沖擊性、非線性負(fù)荷所占比重不斷加大，使得供電電壓發(fā)生波動(dòng)和閃變，嚴(yán)重影響著電網(wǎng)的電能質(zhì)量。根據(jù)國(guó)際電工委員會(huì)(IEC)電磁兼容(EMC)標(biāo)準(zhǔn)IEC61000-3-7以及國(guó)標(biāo)GB12326-2000，電壓波動(dòng)和閃變己成為衡量電能質(zhì)量的重要指標(biāo)。 電壓波動(dòng)和閃變作為衡量電能質(zhì)量的重要指標(biāo)，能更直接、迅速地反映出電網(wǎng)的供電質(zhì)量。然而，目前國(guó)內(nèi)還沒(méi)有很好的電壓波動(dòng)與閃變測(cè)量的數(shù)字信號(hào)處理方法。為此，論文在深入研究電壓波動(dòng)和閃變測(cè)量技術(shù)的基礎(chǔ)上，提出一種基于Simulink/DSP Builder的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方法，利用DSP Builder工具將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語(yǔ)言VHDL文件，避免了VHDL語(yǔ)言手動(dòng)編寫(xiě)系統(tǒng)的煩瑣過(guò)程，從而能夠?qū)⒏嗑杏谙到y(tǒng)算法的優(yōu)化上。該方法充分利用Matlab/Simulink系統(tǒng)建模的優(yōu)勢(shì)，同時(shí)也能夠發(fā)揮FPGA并行執(zhí)行速度快、測(cè)量精度高的優(yōu)點(diǎn)。 論文首先介紹了電壓波動(dòng)和閃變的基木概念、特征量，闡述了電壓波動(dòng)與閃變的測(cè)量原理，分析比較了現(xiàn)有測(cè)量方法和裝置的特點(diǎn)和優(yōu)劣。然后依據(jù)電壓波動(dòng)與閃變測(cè)量的IEC標(biāo)準(zhǔn)以及國(guó)家標(biāo)準(zhǔn)，在對(duì)電壓波動(dòng)與閃變測(cè)量模擬仿真的基礎(chǔ)上研究其數(shù)字化實(shí)現(xiàn)方法，即采用數(shù)字濾波的方式在Simulink/DSP Builder工具下設(shè)計(jì)電壓波動(dòng)與閃變測(cè)量系統(tǒng)的數(shù)字模型。同時(shí)在ModelSim SE6.1d軟件下進(jìn)行了系統(tǒng)功能仿真，并且在Altera公司的FPGA設(shè)計(jì)軟件QuartusⅡ6.0下進(jìn)行了系統(tǒng)時(shí)序仿真。 仿真結(jié)果表明，基于Simulink/DSP Builder窗口化的數(shù)字信號(hào)處理的FPGA設(shè)計(jì)方案，設(shè)計(jì)簡(jiǎn)單、快捷高效，能夠滿足電壓波動(dòng)和閃變測(cè)量最初的系統(tǒng)設(shè)計(jì)要求，為進(jìn)一步從事電壓波動(dòng)和閃變測(cè)量研究提供了一種全新的設(shè)計(jì)理念，具有一定的理論與現(xiàn)實(shí)意義。
標(biāo)簽： FPGA 電壓波動(dòng) 測(cè)量
上傳時(shí)間： 2013-07-10
上傳用戶：笨小孩
隨著數(shù)字化技術(shù)的飛速發(fā)展，數(shù)字視頻信號(hào)的傳輸技術(shù)更是受到人們的關(guān)注。相比較其它類(lèi)型的信息傳輸如文本和數(shù)據(jù)，視頻通信需要占用更多的帶寬資源，因此為了實(shí)現(xiàn)在帶寬受限的條件下的傳輸，視頻源必須經(jīng)過(guò)大量壓縮。盡管現(xiàn)在的網(wǎng)絡(luò)狀況不斷地改善，但相對(duì)與快速增長(zhǎng)的視頻業(yè)務(wù)而言，網(wǎng)絡(luò)帶寬資源仍然是遠(yuǎn)遠(yuǎn)不夠的。2003年3月，新一代視頻壓縮標(biāo)準(zhǔn)H．264/AVC的推出，使視頻壓縮研究進(jìn)入了一個(gè)新的層次。H．264標(biāo)準(zhǔn)中包含了很多先進(jìn)的視頻壓縮編碼方法，與以前的視頻編碼標(biāo)準(zhǔn)相比具有明顯的進(jìn)步。在相同視覺(jué)感知質(zhì)量的情況下，H．264的編碼效率比H．263提高了一倍左右，并且有更好的網(wǎng)絡(luò)友好性。然而，高編碼壓縮率是以很高的計(jì)算復(fù)雜度為代價(jià)的，H．264標(biāo)準(zhǔn)的計(jì)算復(fù)雜度約為H．263的3倍，所以在實(shí)際應(yīng)用中必須對(duì)其算法進(jìn)行優(yōu)化以減低其計(jì)算復(fù)雜度。 @@ 本文首先介紹了H．264標(biāo)準(zhǔn)的研究背景，分析了國(guó)內(nèi)外H．264硬件系統(tǒng)的研究現(xiàn)狀，并介紹了本文的主要工作。 @@ 接著對(duì)H．264編碼標(biāo)準(zhǔn)的理論知識(shí)、關(guān)鍵技術(shù)分別進(jìn)行了介紹。 @@ 對(duì)H．264塊匹配運(yùn)動(dòng)估計(jì)算法進(jìn)行研究，對(duì)經(jīng)典的塊匹配運(yùn)動(dòng)估計(jì)算法通過(guò)對(duì)比分析，三步、二維等算法在搜索效率上優(yōu)于全搜索算法，而全搜索算法在數(shù)據(jù)流的規(guī)則性和均勻性有著自己的優(yōu)越性。 @@ 針對(duì)塊匹配運(yùn)動(dòng)估計(jì)全搜索算法的VLSI結(jié)構(gòu)的特點(diǎn)，提出改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)全搜索算法。本文基于對(duì)數(shù)據(jù)流的分析，對(duì)硬件尋址進(jìn)行了研究。通過(guò)一次完整的全搜索數(shù)據(jù)流分析，改進(jìn)的塊匹配運(yùn)動(dòng)估計(jì)算法在時(shí)鐘周期、PE資源消耗方面得到優(yōu)化。 @@ 最后基于FPGA平臺(tái)對(duì)整像素運(yùn)動(dòng)估計(jì)模塊進(jìn)行了研究。首先對(duì)運(yùn)動(dòng)估計(jì)模塊結(jié)構(gòu)進(jìn)行了功能子模塊劃分；然后對(duì)每個(gè)子模塊進(jìn)行設(shè)計(jì)和仿真和對(duì)整個(gè)運(yùn)動(dòng)估計(jì)模塊進(jìn)行聯(lián)合仿真驗(yàn)證。 @@關(guān)鍵詞：H．264；FPGA；QuartusⅡ；幀間預(yù)測(cè)；運(yùn)動(dòng)估計(jì)；塊匹配
標(biāo)簽： H264 FPGA 幀間預(yù)測(cè)
上傳時(shí)間： 2013-04-24
上傳用戶：zttztt2005
圖像是人類(lèi)智能活動(dòng)重要的信息來(lái)源之一，是人類(lèi)相互交流和認(rèn)識(shí)世界的主要媒體。隨著信息高速公路、數(shù)字地球概念的提出，人們對(duì)圖像處理技術(shù)的需求與日劇增，同時(shí)VLSI技術(shù)的發(fā)展給圖像處理技術(shù)的應(yīng)用提供了廣闊的平臺(tái)。圖像處理技術(shù)是圖像識(shí)別和分析的基礎(chǔ)，所以圖像處理技術(shù)對(duì)整個(gè)圖像工程來(lái)說(shuō)就非常重要，對(duì)圖像處理技術(shù)的實(shí)現(xiàn)的研究也就具有重要的理論意義與實(shí)用價(jià)值，包括對(duì)傳統(tǒng)算法的改進(jìn)和硬件實(shí)現(xiàn)的研究。仿生算法的興起為圖像處理問(wèn)題的解決提供了一條十分有效的新途徑；FPGA技術(shù)的發(fā)展為圖像處理的硬件實(shí)現(xiàn)提供了有效的平臺(tái)。 @@ 本文在詳細(xì)介紹鄰域圖像處理算法及其數(shù)據(jù)結(jié)構(gòu)、遺傳算法和蟻群算法基本原理的基礎(chǔ)上，將其應(yīng)用于圖像增強(qiáng)和圖像分割的圖像處理問(wèn)題之中，并將其用FPGA技術(shù)實(shí)現(xiàn)。論文中采用遺傳算法自適應(yīng)的確定非線性變換函數(shù)的參數(shù)對(duì)圖像進(jìn)行增強(qiáng)，在采用FPGA來(lái)實(shí)現(xiàn)的過(guò)程中先對(duì)系統(tǒng)進(jìn)行模塊劃分，主要分為初始化模塊、選擇模塊、適應(yīng)度模塊、控制模塊等，然后利用VHDL語(yǔ)言描述各個(gè)功能模塊，為了提高設(shè)計(jì)效率，利用IP核進(jìn)行存儲(chǔ)器設(shè)計(jì)，利用DSP Builder進(jìn)行數(shù)學(xué)運(yùn)算處理。時(shí)序控制是整個(gè)系統(tǒng)設(shè)計(jì)的核心，為盡量避免毛刺現(xiàn)象，各模塊的時(shí)序控制都是采用單進(jìn)程的Moore狀態(tài)機(jī)實(shí)現(xiàn)的。在圖像分割環(huán)節(jié)中，圖像分割問(wèn)題轉(zhuǎn)換為求圖像的最大熵問(wèn)題，采用蟻群算法對(duì)改進(jìn)的最大熵確定的適應(yīng)度函數(shù)進(jìn)行優(yōu)化，并對(duì)基于FPGA和蟻群算法實(shí)現(xiàn)圖像分割的各個(gè)模塊設(shè)計(jì)進(jìn)行了詳細(xì)介紹。 @@ 對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行分析表明遺傳算法和蟻群算法在數(shù)字圖像處理中的使用明顯改善了處理的效果，在利用FPGA實(shí)現(xiàn)遺傳算法和蟻群算法的整個(gè)設(shè)計(jì)過(guò)程中由于充分發(fā)揮了FPGA的并行計(jì)算能力及流水線技術(shù)的應(yīng)用，大大提高算法的運(yùn)行速度。 @@關(guān)鍵詞：圖像處理；遺傳算法；蟻群算法；FPGA
標(biāo)簽： FPGA 數(shù)字圖像處理
上傳時(shí)間： 2013-06-03
上傳用戶：小火車(chē)?yán)怖怖?/p>
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
