<acronym id="am8um"></acronym>
vbsql學習源碼，適合一般初學者，如有問題，麻煩請指教一下
標簽： vbsql
上傳時間： 2017-07-04
上傳用戶：himbly
Java算法大全（近100種算法打包),內容詳實,很好的學習資料.
標簽： Java 100 算法
上傳時間： 2017-09-03
上傳用戶：koulian
grub4dos初級教程 引導系統,說明文件及使用方法.源程序連結
標簽： grub4dos 教程 系統 源程序
上傳時間： 2013-11-25
上傳用戶：youke111
實習目的 本實驗將練習如何運用 DSP EVM 產生弦波。使學生能夠加深瞭解 TMS320C6701 EVM 發展系統的基本操作，及一些周邊的運作。 藉由產生弦波的實驗，學習如何使用硬體及軟體。在軟體部份，使 用 Code Composer Studio（CCS） ，包含 C 編輯器、連接器（linker）和 TI 所提供的C源始碼偵錯器（debugger） 。在硬體部份包括TMS320C67 的 浮點 DSP 和在 EVM 板子上的類比晶片。
標簽： EVM C6701 320C 6701
上傳時間： 2016-05-05
上傳用戶：sclyutian
Matlab 是套應用於科學與工程領 域中數 值計算、分析與模擬的應用軟體，結合了 數 值分析、矩陣運算及繪圖等功能，功能強大、操作介面簡易 。在大學線性代數 及微積分課程中均可應用 Matlab 來 輔助學習。
標簽： Matlab 63924 63849 工程
上傳時間： 2013-12-23
上傳用戶：zuozuo1215
本書將帶領讀者從基本的系統使用、網路伺服器架設、到深入系統管理所需的知識，並將筆者在管理公司及學校伺服器的經驗和讀者分享，期望對有心學習 FreeBSD 的使用者有所助益。
標簽： 系統 伺服器
上傳時間： 2015-09-06
上傳用戶：wangzhen1990
3D投票系統,利用C＃開發，是學習的好東東喲
標簽： 系統 C＃
上傳時間： 2015-09-18
上傳用戶：www240697738
ASPNET程式設計基礎篇，給有心學習ASPNET的朋友們
標簽： ASPNET 程式
上傳時間： 2017-01-07
上傳用戶：ouyangtongze
設計高速電路必須考慮高速訊 號所引發的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優劣的一項重要指標，電路日異複雜必須仰賴可 靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質且可靠的設計， 因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發之 各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路 設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先 進修學習，否則無法全盤了解儀器之功能，因而無法有效發揮儀器的量測功能。 其次就是高速訊號量測與介面的一些測試規範也必須熟悉，像眼圖分析，探針 效應，抖動(jitter)測量規範及高速串列介面量測規範等實務技術，必須充分 了解研究學習，進而才可設計出優良之教學教材及教具。
標簽： 高速電路
上傳時間： 2021-11-02
上傳用戶：jiabin
主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1． 在 OrCAD Capture 中設計好線路圖。2． 然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3． 把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4． 在 Allegro 中進行 PCB 的 layout。 5． 把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。
標簽： cadence allegro
上傳時間： 2022-04-28
上傳用戶：kingwide
蟲蟲下載站版權所有 京ICP備2021023401號-1
