基于AVR系列的小操作系統(tǒng)ucosII在ATmega16上的移植源碼.rar
上傳時間： 2013-07-19
上傳用戶：chfanjiang
UCOS在AVR上的移植使用WINAVR.rar
上傳時間： 2013-04-24
上傳用戶：huxz911
這是一份電路圖，LPC2210的電路圖，完成一個人機界面功能，特點是，這個是一個工業(yè)設備上的電路圖。實用在工業(yè)上的電路圖，還是比較有參考意義的，至少在可靠性上面。
上傳時間： 2013-06-12
上傳用戶：ayfeixiao
H．264/AVC規(guī)范是由國際電聯(lián)(ITU-T)和國際標準化組織(ISO)聯(lián)合制定的新一代視頻編解碼標準。它具有如下四個特點：低碼流，和MPEG2等壓縮技術(shù)相比，在同等圖像質(zhì)量下，采用H.264技術(shù)壓縮后的數(shù)據(jù)量只有MPEG2的1/8；高圖象質(zhì)量，復雜的算法保證了低碼流條件下圖像仍能保留豐富的細節(jié)；容錯能力強，提供了解決在不穩(wěn)定網(wǎng)絡環(huán)境下容易發(fā)生的丟包等錯誤的必要工具；網(wǎng)絡適應性強，提供了網(wǎng)絡適應層，數(shù)據(jù)能在不同網(wǎng)絡上傳輸。但由此帶來的代價是復雜度極高的編碼過程，尤其是在嵌入式系統(tǒng)中實現(xiàn)具有很大的挑戰(zhàn)性。 本文主要介紹了基于H.264標準的開源代碼T264向DM642平臺的移植和優(yōu)化。優(yōu)化綜合運用了上層和底層的實現(xiàn)方法實現(xiàn)。上層的方法例如使用CCS提供的條件優(yōu)化代碼優(yōu)化功能，使用IMGLIB中高度優(yōu)化的函數(shù)等，其特點是簡便易行，效果良好；底層的實現(xiàn)方法例如使用DM642特有的內(nèi)聯(lián)函數(shù)，用線性匯編的方式實現(xiàn)算法等，特點是提高了代碼運行的并行性，但需要對DM642和H.264有很深刻的理解。 目前本設計已成功完成H.264.算法在DM642開發(fā)板上的運行，壓縮QCIF格式視頻的速度隨圖像復雜度的不同達到了35-50幀每秒。此后本設計還繼續(xù)使用優(yōu)化后的編碼器實現(xiàn)了監(jiān)控用視頻服務器的原型，使得攝像頭采集的視頻數(shù)據(jù)在DM642開發(fā)板上壓縮后傳輸至PC機，且能夠在PC端用配套的程序成功解碼并播放。
上傳時間： 2013-06-23
上傳用戶：qqiang2006
USB2.0原理與工程開發(fā)(上).pdf,9.91M,220頁.
上傳時間： 2013-07-07
上傳用戶：jeffery
PID算法在AVR單片機上的應用，風機的閉環(huán)控制
上傳時間： 2013-04-24
上傳用戶：aa17807091
Linux內(nèi)核在S3C2440上移植的方法
上傳時間： 2013-07-12
上傳用戶：WANGLIANPO
隨著計算機和自動化測量技術(shù)的日益發(fā)展，測量儀器和計算機的關(guān)系日益密切。計算機的很多成果很快就應用到測量和儀器領(lǐng)域，與計算機相結(jié)合已經(jīng)成為測量儀器和自動測試系統(tǒng)發(fā)展的必然趨勢。高度集成的現(xiàn)場可編程門陣列（FPGA）是超大規(guī)模集成電路和計算機輔助設計技術(shù)發(fā)展的結(jié)果，由于FPGA器件具備集成度高、體積小、可以利用基于計算機的開發(fā)平臺，用編寫軟件的方法來實現(xiàn)專門硬件的功能等優(yōu)點，大大推動了數(shù)字系統(tǒng)設計的單片化、自動化，縮短了單片數(shù)字系統(tǒng)的設計周期、提高了設計的靈活性和可靠性。 本文研究基于網(wǎng)絡的高速數(shù)據(jù)采集系統(tǒng)的設計與實現(xiàn)問題。論文完成了以FPGA結(jié)構(gòu)為系統(tǒng)硬件平臺，uClinux為核心的系統(tǒng)的軟件平臺設計，進行信號的采集和遠程網(wǎng)絡監(jiān)測的功能。 論文從軟硬件兩方面入手，闡述了基于FPGA器件進行數(shù)據(jù)采集的硬件系統(tǒng)設計方法，以及基于uClinux操作系統(tǒng)的設備驅(qū)動程序設計和應用程序設計。 硬件方面，F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設計軟件中實現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲器、程序存儲器、以太網(wǎng)控制器、數(shù)模轉(zhuǎn)換控制器等數(shù)字邏輯電路通過CoreConnect技術(shù)用OPB總線集成在同一個FPGA內(nèi)部，形成一個可編程的片上系統(tǒng)（SOPC）。采用基于FPGA的SOPC設計的突出優(yōu)點是不必更換芯片就可以實現(xiàn)設計的改進和升級，同時也可以降低成本和提高可靠性。 軟件方面，為了更好更有效地管理和拓展系統(tǒng)功能，移植了uClinux到MicroBlaze軟處理器上，設計實現(xiàn)了平臺上的ADC設備驅(qū)動程序和數(shù)據(jù)采集應用程序。并通過修訂內(nèi)核，實現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來訪問數(shù)據(jù)采集程序獲得的數(shù)據(jù)。
標簽： FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)
上傳時間： 2013-05-23
上傳用戶：晴天666
模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）
上傳時間： 2013-07-30
上傳用戶：lizhen9880
作者研究了當前流行的縮放算法，對圖像紋理相關(guān)性大小和邊緣方向的判斷上提出了一種新的方法，并在此基礎上發(fā)展了一套適用于數(shù)字視頻芯片的圖像縮放算法。仿真結(jié)果表明此算法由優(yōu)于目前流行的圖像縮放算法。 介紹了FPGA的開發(fā)工作大致可以分為設計和驗證兩大部分，在具體開發(fā)流程上可以根據(jù)要求靈活控制。縮放芯片的開發(fā)可以分為：芯片結(jié)構(gòu)設計、時鐘系統(tǒng)設計、存儲器讀寫控制、IP核復用設計、計算精度控制等方面的電路設計。在設計完成各級子模塊以后拼接各子模快完成整個縮放模塊的設計。通過測試發(fā)現(xiàn)設計中存在的缺陷，修改再測試，最終完成整個模塊的設計。
上傳時間： 2013-05-31
上傳用戶：tdyoung
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
