自制串口下載器，欺騙ICCAVR，取代STK500
上傳時間： 2013-04-24
上傳用戶：lw852826
并口ISP下載線軟件及說明 初學者很好的練手用的.
上傳時間： 2013-04-24
上傳用戶：chfanjiang
隨著技術(shù)的發(fā)展，基于PLC的控制系統(tǒng)呈現(xiàn)綜合化、網(wǎng)絡(luò)化的發(fā)展趨勢。為了適應(yīng)當今PLC課程教學的需要，我們應(yīng)提供具有現(xiàn)場控制對象的控制層、監(jiān)控管理層、遠程監(jiān)控層三層結(jié)構(gòu)的實驗控制系統(tǒng)，并將組態(tài)軟件技術(shù)、先進的數(shù)據(jù)交互技術(shù)、單片機技術(shù)、通信技術(shù)集成在控制系統(tǒng)中，構(gòu)建現(xiàn)代大綜合設(shè)計性實驗系統(tǒng)，以培養(yǎng)全面的高素質(zhì)的綜合性人才。 本文提出了一種多功能、大綜合的實驗平臺的方案和技術(shù)實現(xiàn)。本課題由市場占有率高的西門子PLC及其通信網(wǎng)絡(luò)模塊組成，采用具有很高的性價比的系統(tǒng)集成技術(shù)，構(gòu)成了覆蓋面較大的全集成的網(wǎng)絡(luò)控制系統(tǒng)，可提供PPI網(wǎng)絡(luò)、PROFIBUS-DP網(wǎng)絡(luò)和以太網(wǎng)等多種網(wǎng)絡(luò)形式的實驗平臺；采用多種工業(yè)組態(tài)軟件如Wincc、組態(tài)王和MCGS，構(gòu)成了豐富的上位監(jiān)控模式；通過OPC技術(shù)實現(xiàn)對PROFIBuS-DP網(wǎng)絡(luò)的遠程監(jiān)控。在此基礎(chǔ)上，結(jié)合單片機技術(shù)、CPLD技術(shù)，設(shè)計了可自定義I/O口的多路模擬采集卡，擴展了PLC的信息控制功能；采用網(wǎng)絡(luò)技術(shù)，將PLC技術(shù)與變頻器、步進電機控制相結(jié)合，對標準的PLC對象TM2和機械手設(shè)備進行二次開發(fā)，構(gòu)成相關(guān)的運動控制系統(tǒng)，模擬生產(chǎn)線的控制，展示PLC的運動控制功能；將PLC技術(shù)與無線控制技術(shù)相結(jié)合，實現(xiàn)PLC的無線遙控功能；完成了三菱Q系列PLC與PROFIBUS-DP網(wǎng)絡(luò)的聯(lián)網(wǎng)，實現(xiàn)了不同品牌的PLC網(wǎng)絡(luò)的互聯(lián)互通。在此基礎(chǔ)上，還開發(fā)了多個實驗程序，展示其豐富的網(wǎng)絡(luò)構(gòu)架和綜合的實驗?zāi)Ｊ健?系統(tǒng)調(diào)試和實驗效果表明，該系統(tǒng)接近當今工業(yè)技術(shù)實踐，可為學生的課程設(shè)計、畢業(yè)設(shè)計以及PLC技術(shù)研究提供先進的集多種技術(shù)于一體的大綜合設(shè) 計性實驗平臺。關(guān)鍵詞：PLC；業(yè)網(wǎng)絡(luò)；OPC
上傳時間： 2013-05-22
上傳用戶：歸海惜雪
串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信串口通信
上傳時間： 2013-05-20
上傳用戶：netwolf
51串口計算器，可以幫助大家很快計算串口相關(guān)數(shù)據(jù)如波特率
上傳時間： 2013-04-24
上傳用戶：zzy7826
串口控件使用說明 本程序使用VC6.0的通用串口控件MSCOMM32.OCX來對發(fā)送到串口的數(shù)據(jù)進行采集處理。主要使用方法 串口設(shè)置：m_Comm.SetSettings(“波特率，校驗方式，數(shù)據(jù)位數(shù)，停止位數(shù)”) 取串口數(shù)據(jù)：m_Comm.GetInput() 你只首先要確定一個mscomm32.ocx控件在system目錄下并且該控件已經(jīng)被windows注冊，本程序才能正常運行。
標簽： 串口 溫度數(shù)據(jù)采集
上傳時間： 2013-04-24
上傳用戶：aappkkee
FPGA串口協(xié)議程序（VHDL語言實現(xiàn)），利用串口調(diào)試助手
上傳時間： 2013-07-10
上傳用戶：zhyiroy
玩轉(zhuǎn)51單片機的串口通訊.pdf玩轉(zhuǎn)51單片機的串口通訊.pdf
上傳時間： 2013-05-18
上傳用戶：jjq719719
現(xiàn)場可編程門陣列(FPGA，F(xiàn)ield Programmable Gate Array)是可編程邏輯器件的一種，它的出現(xiàn)是隨著微電子技術(shù)的發(fā)展，設(shè)計與制造集成電路的任務(wù)已不完全由半導(dǎo)體廠商來獨立承擔。系統(tǒng)設(shè)計師們更愿意自己設(shè)計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設(shè)計周期盡可能短，最好是在實驗室里就能設(shè)計出合適的ASIC芯片，并且立即投入實際應(yīng)用之中。現(xiàn)在，F(xiàn)PGA已廣泛地運用于通信領(lǐng)域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內(nèi)部進行邏輯功能的實現(xiàn)并把結(jié)果輸出給外部電路，并且根據(jù)需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現(xiàn)各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅(qū)動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關(guān)于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設(shè)計和實現(xiàn)，該課題是成都華微電子系統(tǒng)有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設(shè)計出能夠兼容單端標準的I/O電路模塊；同時針對以前設(shè)計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構(gòu)建雙端標準收發(fā)轉(zhuǎn)換電路，與單端標準比較，LVDS具有很多優(yōu)點： (1)LVDS傳輸?shù)男盘枖[幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數(shù)據(jù)傳輸。 (2)LVDS信號擺幅小，從而使得該結(jié)構(gòu)可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內(nèi)變化，也就是說LVDS允許收發(fā)兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發(fā)軟件ISE，設(shè)計完成了可以用于Virtex系列各低端型號FPGA的IOB結(jié)構(gòu)，它有靈活的可配置性和出色的適應(yīng)能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應(yīng)性的優(yōu)點、可選的特性和考慮到被文件描述的硬件結(jié)構(gòu)特征，這些特點可以改進和簡化系統(tǒng)級的設(shè)計，為最終的產(chǎn)品設(shè)計和生產(chǎn)打下基礎(chǔ)。設(shè)計中對包括20種IO標準在內(nèi)的各電器參數(shù)按照用戶手冊描述進行仿真驗證，性能參數(shù)已達到預(yù)期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
51單片機綜合學習系統(tǒng) ISP并口燒寫軟件
上傳時間： 2013-07-25
上傳用戶：Neoemily
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
