基于Altera的FPGA開發(fā)的基于FPGA的AD轉(zhuǎn)換功能，完全通過驗證。
標簽： FPGA Altera AD轉(zhuǎn)換
上傳時間： 2013-08-14
上傳用戶：zhf01y
Sparse LU Decomposition using FPGA，使用fpga實現(xiàn)lu分解的算法實現(xiàn)
標簽： Decomposition Sparse using FPGA
上傳用戶：Vici
提供stm32的flash的在線改寫燒錄功能和spi通訊
標簽： flash stm spi 32
上傳時間： 2013-08-15
上傳用戶：gundan
FPGA開發(fā)板上寫的Verilog代碼：\r\n功能是從電腦端發(fā)送一個字節(jié)，然后把它接收回來。\r\n
標簽： Verilog FPGA 開發(fā)板 代碼
上傳用戶：copu
FPGA基本功能部件都包含其中，可以實現(xiàn)一般的操作，經(jīng)修改可應用于普遍。
標簽： FPGA 部件
上傳時間： 2013-08-18
上傳用戶：gxf2016
基于FPGA的多功能數(shù)字鐘的設計與實現(xiàn) 內(nèi)附有詳盡的Verilog HDL源碼，其功能主要有：時間設置，時間顯示，跑表，分頻，日期設置，日期顯示等
標簽： Verilog FPGA HDL 多功能
上傳用戶：問題問題
有時間顯示與設置、秒表、鬧鐘、日期顯示與設置功能，用6個數(shù)碼管顯示。
標簽： 鬧鐘
上傳時間： 2013-08-20
上傳用戶：ttpay
fpga功能實現(xiàn)有限字長響應FIR，用verilog編寫
標簽： fpga FIR 有限字長
上傳時間： 2013-08-24
上傳用戶：hz07104032
本文詳細分析了COOLRUNNER系列CPLD的結(jié)構(gòu),特點及功能,使用VHDL語言實現(xiàn)數(shù)字邏輯,實現(xiàn)了水下沖擊波記錄儀電路的數(shù)字電路部分.
標簽： COOLRUNNER CPLD
上傳時間： 2013-08-26
上傳用戶：亞亞娟娟123
自己設計的Smartcard功能模塊，已經(jīng)通過vcs仿真和FPGA驗證，可以使用。
標簽： Smartcard 模塊
上傳用戶：小鵬
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
