符合全球標準的小巧電源•35～150 W容量支持5 V, 12 V和24 V輸出電壓(100 W, 150 W: 僅24 V型)• 支持DIN導軌安裝• 安全標準 ： UL 508/60950-1, EN 60950-1CSA C22.2 No. 60950-1
上傳時間： 2014-04-17
上傳用戶：fklinran
DAB基帶芯片是一款集成面積小、功耗低、可用于移動和便攜設備的DAB基帶解碼器和MPEGL2音頻解碼器。本設計完全自主開發，可以對DABETSI300401傳輸幀進行全速解碼，包括數字混頻、同步/跟蹤和解調。基帶解碼器可同時對傳輸幀內的兩路音頻、數據或視頻節目進行解碼。解碼后的音頻節目可以通過上MPEGL2音頻解碼器播放，數據/視頻節目可以通過外部CPU進一步處理和顯示。
上傳時間： 2013-11-16
上傳用戶：woshini123456
HT47R20A-1時基(Time Base)使用介紹 HT47 系列單片機的時基可提供一個周期性超時時間周期以產生規則性的內部中斷。時基的時鐘來源可由掩膜選擇設定為WDT 時鐘、RTC 時鐘或指令時鐘（系統時鐘/4）；其超時時間范圍可由掩膜選擇設定為“時鐘來源”/212~“時鐘來源”/215。如果時基發生超時現象，則其對應的中斷請求標志（TBF）會被置位，如果中斷允許，則產生一個中斷服務到08H 的地址。
上傳時間： 2013-11-15
上傳用戶：13925096126
微處理器及微型計算機的發展概況 第一代微處理器是以Intel公司1971年推出的4004，4040為代表的四位微處理機。 第二代微處理機（1973年~1977年），典型代表有：Intel 公司的8080、8085；Motorola公司的M6800以及Zlog公司的Z80。 第三代微處理機 第三代微機是以16位機為代表，基本上是在第二代微機的基礎上發展起來的。其中Intel公司的8088。8086是在8085的基礎發展起來的；M68000是Motorola公司在M6800 的基礎發展起來的； 第四代微處理機 以Intel公司1984年10月推出的80386CPU和1989年4月推出的80486CPU為代表， 第五代微處理機的發展更加迅猛，1993年3月被命名為PENTIUM的微處理機面世，98年PENTIUM 2又被推向市場。 INTEL CPU 發展歷史Intel第一塊CPU 4004,4位主理器,主頻108kHz,運算速度0.06MIPs(Million Instructions Per Second, 每秒百萬條指令),集成晶體管2,300個,10微米制造工藝,最大尋址內存640 bytes,生產曰期1971年11月. 8085,8位主理器,主頻5M,運算速度0.37MIPs,集成晶體管6,500個,3微米制造工藝,最大尋址內存64KB,生產曰期1976年 8086,16位主理器,主頻4.77/8/10MHZ,運算速度0.75MIPs,集成晶體管29,000個,3微米制造工藝,最大尋址內存1MB,生產曰期1978年6月. 80486DX,DX2,DX4,32位主理器,主頻25/33/50/66/75/100MHZ,總線頻率33/50/66MHZ,運算速度20~60MIPs,集成晶體管1.2M個,1微米制造工藝,168針PGA,最大尋址內存4GB,緩存8/16/32/64KB,生產曰期1989年4月 Celeron一代, 主頻266/300MHZ(266/300MHz w/o L2 cache, Covington芯心 (Klamath based),300A/333/366/400/433/466/500/533MHz w/128kB L2 cache, Mendocino核心 (Deschutes-based), 總線頻率66MHz,0.25微米制造工藝,生產曰期1998年4月) Pentium 4 (478針),至今分為三種核心:Willamette核心(主頻1.5G起,FSB400MHZ,0.18微米制造工藝),Northwood核心(主頻1.6G~3.0G,FSB533MHZ,0.13微米制造工藝, 二級緩存512K),Prescott核心(主頻2.8G起,FSB800MHZ,0.09微米制造工藝,1M二級緩存,13條全新指令集SSE3),生產曰期2001年7月. 更大的緩存、更高的頻率、 超級流水線、分支預測、亂序執行超線程技術 微型計算機組成結構單片機簡介單片機即單片機微型計算機，是將計算機主機(CPU、 內存和I/O接口)集成在一小塊硅片上的微型機。 三、計算機編程語言的發展概況 機器語言 機器語言就是0，1碼語言，是計算機唯一能理解并直接執行的語言。匯編語言 用一些助記符號代替用0，1碼描述的某種機器的指令系統，匯編語言就是在此基礎上完善起來的。高級語言 BASIC，PASCAL，C語言等等。用高級語言編寫的程序稱源程序，它們必須通過編譯或解釋，連接等步驟才能被計算機處理。 面向對象語言 C++，Java等編程語言是面向對象的語言。 1.3 微型計算機中信息的表示及運算基礎（一） 十進制ND有十個數碼：0～9，逢十進一。 例 1234.5=1×103 +2×102 +3×101 +4×100 +5×10-1加權展開式以10稱為基數，各位系數為0～9，10i為權。 一般表達式：ND= dn-1×10n-1+dn-2×10n-2 +…+d0×100 +d-1×10-1+… （二） 二進制NB兩個數碼：0、1, 逢二進一。 例 1101.101=1×23+1×22+0×21+1×20+1×2-1+1×2-3 加權展開式以2為基數，各位系數為0、1， 2i為權。 一般表達式： NB = bn-1×2n-1 + bn-2×2n-2 +…+b0×20 +b-1×2-1+… （三）十六進制NH十六個數碼0～9、A～F，逢十六進一。 例：DFC.8=13×162 +15×161 +12×160 +8×16-1 展開式以十六為基數，各位系數為0～9，A～F，16i為權。 一般表達式： NH= hn-1×16n-1+ hn-2×16n-2+…+ h0×160+ h-1×16-1+… 二、不同進位計數制之間的轉換 （二）二進制與十六進制數之間的轉換 24=16 ，四位二進制數對應一位十六進制數。舉例：（三）十進制數轉換成二、十六進制數整數、小數分別轉換 1.整數轉換法“除基取余”：十進制整數不斷除以轉換進制基數，直至商為0。每除一次取一個余數，從低位排向高位。舉例： 2. 小數轉換法“乘基取整”：用轉換進制的基數乘以小數部分，直至小數為0或達到轉換精度要求的位數。每乘一次取一次整數，從最高位排到最低位。舉例： 三、帶符號數的表示方法 機器數：機器中數的表示形式。真值： 機器數所代表的實際數值。舉例:一個8位機器數與它的真值對應關系如下： 真值： X1=+84=+1010100B X2=-84= -1010100B 機器數：[X1]機= 01010100 [X2]機= 11010100(二)原碼、反碼、補碼最高位為符號位，0表示 “+”，1表示“－”。 數值位與真值數值位相同。 例 8位原碼機器數： 真值： x1 = +1010100B x2 =－ 1010100B 機器數： [x1]原 = 01010100 [x2]原 = 11010100原碼表示簡單直觀,但0的表示不唯一，加減運算復雜。 正數的反碼與原碼表示相同。 負數反碼符號位為 1，數值位為原碼數值各位取反。 例 8位反碼機器數： x= +4： [x]原= 00000100 [x]反= 00000100 x= -4： [x]原= 10000100 [x]反= 111110113、補碼（Two’s Complement）正數的補碼表示與原碼相同。 負數補碼等于2n－abs（x）8位機器數表示的真值四、 二進制編碼例：求十進制數876的BCD碼 876= 1000 0111 0110 BCD 876= 36CH = 1101101100B 2、字符編碼 美國標準信息交換碼ASCII碼，用于計算 機與計算機、計算機與外設之間傳遞信息。 3、漢字編碼 “國家標準信息交換用漢字編碼”（GB2312-80標準），簡稱國標碼。 用兩個七位二進制數編碼表示一個漢字 例如“巧”字的代碼是39H、41H漢字內碼例如“巧”字的代碼是0B9H、0C1H1·4 運算基礎 一、二進制數的運算加法規則：“逢2進1” 減法規則：“借1當2” 乘法規則：“逢0出0，全1出1”二、二—十進制數的加、減運算 BCD數的運算規則 循十進制數的運算規則“逢10進1”。但計算機在進行這種運算時會出現潛在的錯誤。為了解決BCD數的運算問題，采取調整運算結果的措施：即“加六修正”和“減六修正”例：10001000(BCD)+01101001(BCD) =000101010111(BCD) 1 0 0 0 1 0 0 0 ＋ 0 1 1 0 1 0 0 1 1 1 1 1 0 0 0 1 ＋ 0 1 1 0 0 1 1 0 ……調整 1 0 1 0 1 0 1 1 1 進位 例： 10001000(BCD)－ 01101001(BCD)= 00011001(BCD) 1 0 0 0 1 0 0 0 － 0 1 1 0 1 0 0 1 0 0 0 1 1 1 1 1 － 0 1 1 0 ……調整 0 0 0 1 1 0 0 1 三、 帶符號二進制數的運算 1.5 幾個重要的數字邏輯電路編碼器譯碼器計數器微機自動工作的條件程序指令順序存放自動跟蹤指令執行1.6 微機基本結構微機結構各部分組成連接方式1、以CPU為中心的雙總線結構；2、以內存為中心的雙總線結構；3、單總線結構CPU結構管腳特點 1、多功能；2、分時復用內部結構 1、控制; 2、運算; 3、寄存器; 4、地址程序計數器堆棧定義 1、定義；2、管理；3、堆棧形式
上傳時間： 2013-10-17
上傳用戶：erkuizhang
介紹了多入多出-正交頻分復用（MIMO-OFDM）系統，并分析了其發射機的實現原理。充分利用Altera公司Stratix系列現場可編程門陣列（FPGA）芯片和IP（知識產權）核，提出了一種切實可行的MIMO-OFDM基帶系統發射機的FPGA實現方法。重點論述了適合于FPGA實現的對角空時分層編碼（D-BLAST）的方法和實現原理以及各個主要模塊的工作原理。并給出了其在ModelSim環境下的仿真結果。結果表明，本設計具有設計簡單、快速、高效和實時性好等特點。
上傳時間： 2013-10-13
上傳用戶：Aeray
《基于Xilinx FPGA的OFDM通信系統基帶設計》附帶的代碼
上傳時間： 2014-01-10
上傳用戶：15501536189
隨著SoC設計復雜度的提高，驗證已成為集成電路設計過程中的瓶頸，而FPGA技術的快速發展以及良好的可編程特性使基于FPGA的原型驗證越來越多地被用于SoC系統的設計過程。本文討論了GPS基帶的驗證方案以及基于FPGA的設計實現，并對驗證過程中的問題進行了分析，并提出相應的解決辦法。
上傳時間： 2013-10-22
上傳用戶：sxdtlqqjl
本文介紹了一種由低次級聯形式構成的W波段寬帶六倍頻器。輸入信號先經過MMIC得到二倍頻，再由反向并聯二極管對平衡結構實現寬帶三倍頻，從而將Ku波段信號六倍頻到W波段。該倍頻器的輸入端口為玻璃絕緣子同軸轉換接頭，輸出為 WR-10 標準矩形波導結構。仿真結果表明當輸入信號功率為20dBm時，三倍頻器在整個W波段的輸出三次諧波功率為4.5dBm左右，變頻損耗小于17dB。該設計可以降低毫米波設備的主振頻率，擴展已有微波信號源的工作頻段。
上傳時間： 2013-11-16
上傳用戶：qingzhuhu
由于電子對抗技術的飛速發展，低頻段電子干擾設備已經非常完善，低頻段主動雷達的工作效能相應地大幅度降低。為了提高雷達系統的抗干擾能力，通過對國內外雷達技術發展趨勢的研究，以及影響雷達系統抗干擾能力主要因素的分析，說明了采用更高頻段的雷達導引頭技術發展的重要性。以W波段雷達導引頭技術發展及應用為前提，對其中需要解決的關鍵技術進行了分解，論述了W波段雷達導引頭的基本實現方案、關鍵技術解決途徑，得出W波段雷達導引頭技術發展具有策略上的必要性和技術上的可行性的結論。
上傳時間： 2013-12-04
上傳用戶：mikesering
畢業設計(論文)OFDM通信系統基帶數據
上傳時間： 2013-10-21
上傳用戶：bensonlly
