本文介紹一種以CPLD[1]為核心、以VHDL[2]為開發(fā)工具的時間控制器，該控制器不僅具有時間功能，而且具有定時器功能，能在00：00～23：59之間任意設(shè)定開啟時間和關(guān)閉時間，其設(shè)置方便、靈活，廣泛應用于路燈、廣告燈箱、霓虹燈等處的定時控制。
標簽： CPLD VHDL 核心 開發(fā)工具
上傳時間： 2013-08-16
上傳用戶：chenjjer
FPGA核心代碼，可在工程中直接使用。
標簽： FPGA 核心 代碼
上傳用戶：hbsunhui
verilog編寫基于FPGA的示波器核心實現(xiàn)
標簽： verilog FPGA 編寫 示波器
上傳時間： 2013-08-19
上傳用戶：huql11633
s3c2440的核心板原理圖,很穩(wěn)定.自己畫的,自己一直用.有參考價值.
標簽： s3c2440 核心板 原理圖
上傳時間： 2013-09-16
上傳用戶：l254587896
protel99se核心板原理圖及相應PCB庫2410，可直接生成PCB
標簽： protel 2410 PCB 99
上傳時間： 2013-09-18
上傳用戶：swz13842860183
CC2530核心板PCB
標簽： 2530 PCB CC 核心板
上傳時間： 2013-11-24
上傳用戶：athjac
諸如電信設(shè)備、存儲模塊、光學繫統(tǒng)、網(wǎng)絡(luò)設(shè)備、服務器和基站等許多復雜繫統(tǒng)都采用了 FPGA 和其他需要多個電壓軌的數(shù)字 IC，這些電壓軌必須以一個特定的順序進行啟動和停機操作，否則 IC 就會遭到損壞。
標簽： 電源排序 防止
上傳時間： 2014-12-24
上傳用戶：packlj
時至今日，以太網(wǎng)供電 (PoE) 技術(shù)仍在當今的網(wǎng)絡(luò)世界中不斷地普及。由供電設(shè)備 (PSE) 提供並傳輸至受電設(shè)備 (PD) 輸入端的 12.95W 功率是一種通用電源
標簽： PoE 集成 反激式控制器 PD接口
上傳時間： 2013-11-06
上傳用戶：xmsmh
為降低大功率開關(guān)電源設(shè)計時功率器件的選擇、開關(guān)頻率和功率密度的提高所面臨的困難，改善單電源供電的可靠性，設(shè)計并制作程控開關(guān)電源并聯(lián)供電系統(tǒng)。系統(tǒng)由2個額定輸出功率為16 W的8 V DC/DC模塊構(gòu)成的程控開關(guān)電源并聯(lián)供電系統(tǒng)。以STM32F103微控制器為核心芯片，通過程序控制內(nèi)部DAC調(diào)節(jié)PWM主控芯片UC3845的反饋端電壓，使DC/DC模塊輸出電壓產(chǎn)生微小變動，進而可調(diào)整DC/DC模塊的輸出電流并實時分配各DC/DC模塊的輸出電流，軟件采用PI算法。試驗表明，系統(tǒng)滿載效率高于80.23%，電流分配誤差最大為1.54%；電源輸出在1 s內(nèi)快速達到穩(wěn)態(tài)；系統(tǒng)以4.5 A為閾值實現(xiàn)過流保護和自恢復功能。
標簽： 程控開關(guān)電源 并聯(lián)供電系統(tǒng)
上傳時間： 2013-11-15
上傳用戶：王慶才
介紹了一種反對稱漸變波導微帶探針過渡結(jié)構(gòu)，采用高頻仿真軟件HFSS仿真分析了這個波導微帶過渡結(jié)構(gòu)在 W 頻段的特性，并對影響過渡性能的幾個因素進行了敏感性分析，得出了可供工程應用參考的設(shè)計曲線。在全波導帶寬內(nèi)，實現(xiàn)了插入損耗小于0.088 dB，回波損耗大于27 dB。該結(jié)構(gòu)具有寬頻帶、結(jié)構(gòu)簡單和易加工等優(yōu)點，可廣泛用于毫米波固態(tài)電路系統(tǒng)中。
標簽： W波段 對稱 探針 轉(zhuǎn)換
上傳時間： 2013-11-13
上傳用戶：名爵少年
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
