-
KEILC51標(biāo)準(zhǔn)C編譯器為8051微控制器的軟件開發(fā)提供了C語言環(huán)境,同時保留了匯編代碼高效,快速的特點。C51編譯器的功能不斷增強，
使你可以更加貼近CPU本身，及其它的衍生產(chǎn)品。C51已被完全集成到uVision2的集成開發(fā)環(huán)境中，這個集成開發(fā)環(huán)境包含：編譯器，匯編器，實時操作系統(tǒng)，項目管理器，調(diào)試器。uVision2 IDE可為它們提供單一而靈活的開發(fā)環(huán)境。
C51 V7版本是目前最高效、靈活的8051開發(fā)平臺。它可以支持所有8051的衍生產(chǎn)品，也可以支持所有兼容的仿真器，同時支持其它第三 方
標(biāo)簽：
KEIL
C51
02
上傳時間：
2013-04-24
上傳用戶：cuiyashuo
-
多功能車輛總線一類設(shè)備是一個在列車通信網(wǎng)(TCN，TrainCommunication Network)中普遍使用的網(wǎng)絡(luò)接口單元。目前我國的新式列車大多采用列車通信網(wǎng)傳輸列車中大量的控制和服務(wù)信息。但使用的列車通信網(wǎng)產(chǎn)品主要為國外進口，因此迫切需要研制具有自主知識產(chǎn)權(quán)的列車通信網(wǎng)產(chǎn)品。 論文以一類設(shè)備控制器的設(shè)計為核心，采取自頂向下的模塊設(shè)計方法。將設(shè)備控制器分為同步層和數(shù)據(jù)處理層來分別實現(xiàn)對幀的發(fā)送與接收處理和對幀數(shù)據(jù)的提取與存儲處理。 同步層包含幀的識別模塊、曼徹斯特譯碼模塊、曼徹斯特編碼與幀封裝三個模塊。幀識別模塊檢測幀的起始位并對幀類型進行判斷。譯碼模塊根據(jù)采集的樣本值來判斷曼徹斯特編碼的值，采樣的難點在于非理想信號帶來的采樣誤差，論文使用結(jié)合位同步的多點采樣法來提高采樣質(zhì)量。幀分界符中的非數(shù)據(jù)符不需要進行曼徹斯特編碼，編碼時在非數(shù)據(jù)符位關(guān)閉編碼電路使非數(shù)據(jù)符保持原來的編碼輸出。 數(shù)據(jù)處理層以主控單元(MCU，Main Control Unit)和通信存儲器為設(shè)計核心。MCU是控制器的核心，對接收的主幀進行分析，判斷是從通信存儲器相應(yīng)端口取出應(yīng)答從幀并發(fā)送，還是準(zhǔn)備接收從幀并存入通信存儲器。通信存儲器存儲設(shè)備的通信數(shù)據(jù)，合適的地址分配能簡化MCU的控制程序，論文固定了通信存儲器端口大小使MCU可以根據(jù)一個固定的公式進行端口的遍歷從而簡化了MCU程序的復(fù)雜度。數(shù)據(jù)在傳輸中由于受到干擾和沖突等問題而出現(xiàn)錯誤，論文采用循環(huán)冗余檢驗碼結(jié)合偶檢驗擴展來對傳輸數(shù)據(jù)進行差錯控制。 最后，使用FPGA和硬件描述語言Verilog HDL開發(fā)出了MVB一類設(shè)備。目前該一類設(shè)備已運用在SS4G電力機車的制動控制單元(BCU．Brake Control Unit)中并在鐵道科學(xué)研究院通過了TCN通信測試。一類設(shè)備的成功研制為列車通信網(wǎng)中總線管理器等高類設(shè)備的開發(fā)奠定了堅實的基礎(chǔ)。
標(biāo)簽：
FPGA
多功能
總線
設(shè)備
上傳時間：
2013-07-27
上傳用戶：qazxsw
-
· 摘要： 介紹了采用TI公司最新推出的控制用芯片TMS320F2812,利用其事件管理器的3個全比較單元生成三相對稱SPWM波的設(shè)計方案.同時,文中還給出了相關(guān)源程序代碼及脈寬計算的具體推導(dǎo).最后通過實驗,得到了令人滿意的輸出波形.
標(biāo)簽：
SPWM
DSP
上傳時間：
2013-05-31
上傳用戶：腳趾頭
-
1.ICCAVR是一個綜合了編輯器和工程管理器的集成工作環(huán)境（IDE）； 2.源文件全部被組織到工程之中，文件的編輯和工程的構(gòu)筑也在這個環(huán)境中完成，錯誤顯 示在狀態(tài)窗口中，并且當(dāng)你點擊編譯錯誤時，光標(biāo)自動跳轉(zhuǎn)到錯誤的那一行； 3.該工程管理器還能直接產(chǎn)生 INTEL HEX格式文件的燒寫文件（該格式的文件可被大多數(shù) 編程器所支持，可以直接下載到芯片中使用）和符合 AVRStudio的調(diào)試文件(COFF格式)。 4.ICCAVR是一個32位的程序，支持長文件名。 5.ICCAVR]是一個綜合了編輯器和工程管理器的集成開發(fā)環(huán)境(IDE)，是一個純32位的程序，可在 Win 95、Win 98、Win ME、Win NT、Win 2000、Win XP和Win 7環(huán)境下運行。
標(biāo)簽：
ICCAVR
avr
編譯工具
上傳時間：
2013-04-24
上傳用戶：wsm555
-
ftp工具：FlashFXP4.2.4.1785（最新ftp漢化版），界面直觀，功能齊全。
ssh工具：putty0.62，簡單易用，支持ftp，vsftp，ssh，telnet，serial Ports.
編輯工具：editplus（帶注冊碼），notepad6.1.5，這兩款都是代碼編輯工具，各具優(yōu)點，功能都非常齊全，寫代碼的必備。
資源管理器：Q-Dir,該軟件界面由四個資源管理窗口，便于文件比較，對照。
調(diào)試助手：網(wǎng)絡(luò)調(diào)試助手（NetAssist），串口調(diào)試助手（UartAssist）。
標(biāo)簽：
軟件
上傳時間：
2013-05-17
上傳用戶：米卡
-
最新Cadence Allegro 16.6破解版，Windows 7下32位和64位，經(jīng)實際測試，順利運行，請仔細(xì)閱讀安裝說明。
后面附有高速百度網(wǎng)盤下載鏈接，壓縮包中包括破解文件及安裝說明，下面
Cadence16.6的版本個人感覺值得更新，有很多更新真心很實用很強大，但最重要的Display net names的功能的加入實在是感激涕零啊，因為當(dāng)初從AD轉(zhuǎn)到Cadence16.3時最不習(xí)慣的就是PCB上木有NET顯示啊...
小弟win7安裝時破解方法如下：
具體的步驟：
1、安裝licensemanager，問license時，單擊cancel，然后finish.
2、接下來安裝cadence的product,即第二項,直到結(jié)束.
3、在任務(wù)管理器中確認(rèn)一下是否有這兩個進程,有就結(jié)束掉,即cdsNameServer.exe和cdsMsgServer.exe,沒有就算了.(電腦開機沒運行過Cadence軟件就不用執(zhí)行這一步).
5、把破解文件夾crack中LicenseManager文件夾下的pubkey、pubkey.exe和lLicenseManagerPubkey.bat放到Cadence\\LicenseManager目錄下并運行l(wèi)LicenseManagerPubkey.bat
（如果是WIN764位操作系統(tǒng)請把cdslmd.exe文件復(fù)制到Cadence\\LicenseManager目錄下覆蓋原文件。其他操作系統(tǒng)不用，直接下一步）
6、把破解文件夾crack里crack\\SPB_16.6\\tools的pubkey、pubkey.exe和Tools.bat放到Cadence\\SPB_16.6\\tools目錄下并運行Tools.bat （注意看一下DOS窗口會不會一閃而過，如果運行差不多一分鐘就說明破解成功）
7、打開破解文件夾crack里L(fēng)icGen文件夾,然后雙擊licgen.bat生成新的license.lic,習(xí)慣上把這license文件拷到桌面上放著.
8.在電腦開始菜單中的程序里找到cadence文件夾,點開再點開License Manager,運行License servers configuration Unilily,彈出的對話框中點browes...指向第7步拷貝到桌面上的license.lic,打開 它(open)再點下一步(next),將Host Name項中主機名改成你的電腦系統(tǒng)里的主機名（完整的計算機名稱），然后點下一步按界面提示直到完成第7步.
9.在電腦開始菜單中的程序里找到cadence文件夾(windows7下),點開再點開,運行License client configuration Unility,填入5280@(你的主機名),點下一步(next),最后點finish,完成這第8步.
10.在電腦開始菜單中的程序里找到cadence文件夾(windows7下),點開再點開,運行Lm Tools,點Config Services項,Path to the license file項中,點Browes指向c:\\cadence\\License Manager\\license.dat(如果看不見icense.dat，請在類型中下拉選擇DAT類型）,打開它 (open)再點Save Service.然后啟動一下服務(wù)。到此,破解完成.
11、如果以上步驟都完成了，打開軟件提示找不到證書，請打開環(huán)境變量，用戶變量中看看 CDS_LIC_FILE 變量值是否為 5280@(你的主機名),如果沒 CDS_LIC_FILE變量名，請?zhí)砑右粋€變量。變量名為CDS_LIC_FILE 變量值為 5280@(你的主機名)
12. 64位操作系統(tǒng)，軟件破解完請把cdslmd.exe文件復(fù)制到Cadence\\LicenseManager目錄下覆蓋原文件。
附我用的破解文件，希望給win7安裝不成功的有點幫助
標(biāo)簽：
Cadence
Allegro
Crack
16.6
上傳時間：
2013-07-23
上傳用戶：
-
2013.6.25重新上傳。文件rar壓縮，容量2.19GB。
Cadence Allegro 16.5 crack 修正 破解 方法 支持 windows 7 具體的步驟： .
1、下載SPB16.5下來后，點setup.exe,先安裝第一項licensemanager，問license時，單擊cancel，然后finish. .
2、接下來安裝cadence的product,即第二項,直到安裝結(jié)束這個時間有點長裝過以前版本的人都知道. .
3、在任務(wù)管理器中確認(rèn)一下是否有這兩個進程,有就結(jié)束掉,即cdsNameServer.exe和cdsMsgServer.exe,沒有就算了. .
4.把安裝目錄下的SPB_16.5/tools/pspice目錄下的orsimsetup.dll剪切出來找個地方先放著不理（待第8步完成后再拷回原來的地方,如果不用仿真部分刪掉也無所謂）。 .
5、把pubkey、pubkey1.3.exe和lLicenseManagerPubkey.bat放到Cadence/LicenseManager目錄下并運行 . lLicenseManagerPubkey.bat .
6、把破解文件夾crack里的pubkey、pubkey1.3.exe和ToolsPubkey.bat放到Cadence/SPB_16.5/tools目錄下并運行 . ToolsPubkey.bat .
7、刪除破解文件夾licens_gen下的license.lic,然后雙擊licgen.bat生成新的license.lic .
8.在電腦開始菜單中的程序里找到cadence文件夾(windows7下),點開 再點開License Manager,運行License servers . configuration Unilily,彈出的對話框中點browes...指向剛才生成的license.lic打開 它(open)再點下一步 . (next),將主機名改成你的電腦名稱(系統(tǒng)里的主機名)后點下一步按界面提示直 . 到完成第7步. . 到此,破解完成. . 不必重啟電腦就可運行程序(本人只在window7下裝過) .
9、以上順序不要搞反，直到第8便結(jié)束破解,無需重電腦就可以用了. . 以上根據(jù)rx-78gp02a寫的改編.破解文件到他那去下載. .
以下兩點僅供參考(完成上處8點后接著以下兩條) .
1.在電腦開始菜單中的程序里找到cadence文件夾(windows7下),點開再點開,運行License client configuration Unility,不用填什么,點下一步(next),最后點finish,完成這第8步. .
2.在電腦開始菜單中的程序里找到cadence文件夾(windows7下),點開再點開,運行Lm Tools,點Config Services項,Path to the license file項中,點Browes指向c:/License Manager/license.lic,打開它 (open)再點Save Service.
到此,破解完成.不必重啟電腦就可運行程序.
下面是分享的高速下載地址，經(jīng)測試，帶寬可以跑滿！
標(biāo)簽：
Cadence
Allegro
16.5
破解版
上傳時間：
2013-07-23
上傳用戶：
-
Protel99se SDK\r\n\r\nProtel向用戶提供SDK軟件包。SDK軟件包包括：服務(wù)器生成向?qū)Ш蚉rotel API及相關(guān)文檔資料。\r\n\r\n 服務(wù)器生成向?qū)且粋€運行于設(shè)計資源管理器的插入式服務(wù)器，它為用戶生成第三方EDA軟件模板的原代碼和安裝文件（.INS文件），安裝文件用于將用戶開發(fā)的第三方EDA軟件安裝在設(shè)計資源管理器平臺上。服務(wù)器生成向?qū)Э梢詾橛脩羯蓛煞N格式的原代碼：Delphi和C++ Builder。\r\n\r\n為方便用戶開發(fā)第三方EDA軟件，Protel向用戶
標(biāo)簽：
Protel
SDK
99
se
上傳時間：
2013-09-18
上傳用戶：txfyddz
-
Altium Designer 6.0保留了包括全面集成化的版本控制系統(tǒng)的圖形化團隊設(shè)計功能，例如：內(nèi)嵌了文檔歷史管理系統(tǒng)、新增強大的可以檢測原理圖與PCB 文件的差異的工程比較修正功能、元件到文檔的鏈接功能。Altium Designer 6.0 存儲管理器可以幫助比較并恢復(fù)舊的工程文件功能的高級文件控制和易用的備份管理；比較功能不僅能查找電氣差異，也包括原理圖與PCB 文檔間圖形變化；還提供無需第三方版本控制系統(tǒng)的完整的本地文件歷史管理功能。強大的設(shè)計比較工具不僅可以隨時用于同步原理圖工程到PCB，也可以被用于比較兩個文檔，例如：兩個網(wǎng)表、兩張原理圖、網(wǎng)表和PCB等等。還可以是元件與連通性比較。
標(biāo)簽：
Designer
Protel
Altium
6.0
上傳時間：
2013-11-03
上傳用戶：RQB123
-
系統(tǒng)組成.......................................................................................................................................................... 31.1 庫 ...................................................................................................................................................... 31.2 原理圖輸入 ...................................................................................................................................... 31.3 設(shè)計轉(zhuǎn)換和修改管理 ....................................................................................................................... 31.4 物理設(shè)計與加工數(shù)據(jù)的生成 ........................................................................................................... 31.5 高速 PCB 規(guī)劃設(shè)計環(huán)境.................................................................................................................. 32 Cadence 設(shè)計流程........................................................................................................................................... 33 啟動項目管理器.............................................................................................................................................. 4第二章 Cadence 安裝................................................................................................ 6第三章 CADENCE 庫管理..................................................................................... 153.1 中興EDA 庫管理系統(tǒng)...................................................................................................................... 153.2 CADENCE 庫結(jié)構(gòu)............................................................................................................................ 173.2.1 原理圖（Concept HDL）庫結(jié)構(gòu)：........................................................................................ 173.2.2 PCB 庫結(jié)構(gòu)：............................................................................................................................. 173.2.3 仿真庫結(jié)構(gòu)： ............................................................................................................................. 18第四章 公司的 PCB 設(shè)計規(guī)范............................................................................... 19第五章常用技巧和常見問題處理......................................................................... 19
標(biāo)簽：
Allegro
cadence
EDA
上傳時間：
2013-10-31
上傳用戶：ligi201200
