抑制△I 噪聲一般需要從多方面著手, 但通過(guò)PCB 設(shè)計(jì)抑制△I 噪聲是有效的措施之一。如何通過(guò)PCB 設(shè)計(jì)抑制△I 噪聲是一個(gè)亟待深入研究的問(wèn)題。在對(duì)△I 噪聲的產(chǎn)生、特點(diǎn)、主要危害等研究的基礎(chǔ)上, 討論了輻射干擾機(jī)理, 重點(diǎn)結(jié)合PCB 和EMC 研究的新進(jìn)展, 研究了抑制△I 噪聲的PCB 設(shè)計(jì)方法。對(duì)通過(guò)PCB 設(shè)計(jì)抑制△I 噪聲的研究與應(yīng)用具有指導(dǎo)作用。
標(biāo)簽： PCB 設(shè)計(jì)方法
上傳時(shí)間： 2014-12-24
上傳用戶：時(shí)代電子小智
當(dāng)你認(rèn)為你已經(jīng)掌握了PCB 走線的特征阻抗Z0，緊接著一份數(shù)據(jù)手冊(cè)告訴你去設(shè)計(jì)一個(gè)特定的差分阻抗。令事情變得更困難的是，它說(shuō)：“……因?yàn)閮筛呔€之間的耦合可以降低有效阻抗，使用50Ω的設(shè)計(jì)規(guī)則來(lái)得到一個(gè)大約80Ω的差分阻抗！”這的確讓人感到困惑！這篇文章向你展示什么是差分阻抗。除此之外，還討論了為什么是這樣，并且向你展示如何正確地計(jì)算它。 單線：圖1(a)演示了一個(gè)典型的單根走線。其特征阻抗是Z0，其上流經(jīng)的電流為i。沿線任意一點(diǎn)的電壓為V=Z0*i（ 根據(jù)歐姆定律）。一般情況，線對(duì)：圖1(b)演示了一對(duì)走線。線1 具有特征阻抗Z11，與上文中Z0 一致，電流i1。線2具有類似的定義。當(dāng)我們將線2 向線1 靠近時(shí)，線2 上的電流開(kāi)始以比例常數(shù)k 耦合到線1 上。類似地，線1 的電流i1 開(kāi)始以同樣的比例常數(shù)耦合到線2 上。每根走線上任意一點(diǎn)的電壓，還是根據(jù)歐姆定律，
標(biāo)簽： 差分阻抗
上傳時(shí)間： 2013-10-20
上傳用戶：lwwhust
PCB 布線原則連線精簡(jiǎn)原則連線要精簡(jiǎn)，盡可能短，盡量少拐彎，力求線條簡(jiǎn)單明了，特別是在高頻回路中，當(dāng)然為了達(dá)到阻抗匹配而需要進(jìn)行特殊延長(zhǎng)的線就例外了，例如蛇行走線等。安全載流原則銅線的寬度應(yīng)以自己所能承載的電流為基礎(chǔ)進(jìn)行設(shè)計(jì)，銅線的載流能力取決于以下因素：線寬、線厚（銅鉑厚度）、允許溫升等，下表給出了銅導(dǎo)線的寬度和導(dǎo)線面積以及導(dǎo)電電流的關(guān)系（軍品標(biāo)準(zhǔn)），可以根據(jù)這個(gè)基本的關(guān)系對(duì)導(dǎo)線寬度進(jìn)行適當(dāng)?shù)目紤]。印制導(dǎo)線最大允許工作電流（導(dǎo)線厚50um，允許溫升10℃）導(dǎo)線寬度（Mil） 導(dǎo)線電流（A） 其中:K 為修正系數(shù)，一般覆銅線在內(nèi)層時(shí)取0.024，在外層時(shí)取0.048；T 為最大溫升，單位為℃;A 為覆銅線的截面積，單位為mil（不是mm，注意）；I 為允許的最大電流，單位是A。電磁抗干擾原則電磁抗干擾原則涉及的知識(shí)點(diǎn)比較多，例如銅膜線的拐彎處應(yīng)為圓角或斜角（因?yàn)楦哳l時(shí)直角或者尖角的拐彎會(huì)影響電氣性能）雙面板兩面的導(dǎo)線應(yīng)互相垂直、斜交或者彎曲走線，盡量避免平行走線，減小寄生耦合等。一、 通常一個(gè)電子系統(tǒng)中有各種不同的地線，如數(shù)字地、邏輯地、系統(tǒng)地、機(jī)殼地等，地線的設(shè)計(jì)原則如下：1、 正確的單點(diǎn)和多點(diǎn)接地在低頻電路中，信號(hào)的工作頻率小于1MHZ，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對(duì)干擾影響較大，因而應(yīng)采用一點(diǎn)接地。當(dāng)信號(hào)工作頻率大于10MHZ 時(shí)，如果采用一點(diǎn)接地，其地線的長(zhǎng)度不應(yīng)超過(guò)波長(zhǎng)的1/20，否則應(yīng)采用多點(diǎn)接地法。2、 數(shù)字地與模擬地分開(kāi)若線路板上既有邏輯電路又有線性電路，應(yīng)盡量使它們分開(kāi)。一般數(shù)字電路的抗干擾能力比較強(qiáng)，例如TTL 電路的噪聲容限為0.4~0.6V，CMOS 電路的噪聲容限為電源電壓的0.3~0.45 倍，而模擬電路只要有很小的噪聲就足以使其工作不正常，所以這兩類電路應(yīng)該分開(kāi)布局布線。3、 接地線應(yīng)盡量加粗若接地線用很細(xì)的線條，則接地電位會(huì)隨電流的變化而變化，使抗噪性能降低。因此應(yīng)將地線加粗，使它能通過(guò)三倍于印制板上的允許電流。如有可能，接地線應(yīng)在2~3mm 以上。4、 接地線構(gòu)成閉環(huán)路只由數(shù)字電路組成的印制板，其接地電路布成環(huán)路大多能提高抗噪聲能力。因?yàn)榄h(huán)形地線可以減小接地電阻，從而減小接地電位差。二、 配置退藕電容PCB 設(shè)計(jì)的常規(guī)做法之一是在印刷板的各個(gè)關(guān)鍵部位配置適當(dāng)?shù)耐伺弘娙荩伺弘娙莸囊话闩渲迷瓌t是：?電電源的輸入端跨½10~100uf的的電解電容器，如果印制電路板的位置允許，采Ó100uf以以上的電解電容器抗干擾效果會(huì)更好¡���?原原則上每個(gè)集成電路芯片都應(yīng)布置一¸0.01uf~`0.1uf的的瓷片電容，如遇印制板空隙不夠，可Ã4~8個(gè)個(gè)芯片布置一¸1~10uf的的鉭電容（最好不用電解電容，電解電容是兩層薄膜卷起來(lái)的，這種卷起來(lái)的結(jié)構(gòu)在高頻時(shí)表現(xiàn)為電感，最好使用鉭電容或聚碳酸醞電容）。���?對(duì)對(duì)于抗噪能力弱、關(guān)斷時(shí)電源變化大的器件，ÈRA、¡ROM存存儲(chǔ)器件，應(yīng)在芯片的電源線和地線之間直接接入退藕電容¡���?電電容引線不能太長(zhǎng)，尤其是高頻旁路電容不能有引線¡三¡過(guò)過(guò)孔設(shè)¼在高ËPCB設(shè)設(shè)計(jì)中，看似簡(jiǎn)單的過(guò)孔也往往會(huì)給電路的設(shè)計(jì)帶來(lái)很大的負(fù)面效應(yīng)，為了減小過(guò)孔的寄生效應(yīng)帶來(lái)的不利影響，在設(shè)計(jì)中可以盡量做到£���?從從成本和信號(hào)質(zhì)量?jī)煞矫鎭?lái)考慮，選擇合理尺寸的過(guò)孔大小。例如¶6- 10層層的內(nèi)存模¿PCB設(shè)設(shè)計(jì)來(lái)說(shuō)，選Ó10/20mi（（鉆¿焊焊盤(pán)）的過(guò)孔較好，對(duì)于一些高密度的小尺寸的板子，也可以嘗試使Ó8/18Mil的的過(guò)孔。在目前技術(shù)條件下，很難使用更小尺寸的過(guò)孔了（當(dāng)孔的深度超過(guò)鉆孔直徑µ6倍倍時(shí)，就無(wú)法保證孔壁能均勻鍍銅）；對(duì)于電源或地線的過(guò)孔則可以考慮使用較大尺寸，以減小阻抗¡���?使使用較薄µPCB板板有利于減小過(guò)孔的兩種寄生參數(shù)¡���? PCB板板上的信號(hào)走線盡量不換層，即盡量不要使用不必要的過(guò)孔¡���?電電源和地的管腳要就近打過(guò)孔，過(guò)孔和管腳之間的引線越短越好¡���?在在信號(hào)換層的過(guò)孔附近放置一些接地的過(guò)孔，以便為信號(hào)提供最近的回路。甚至可以ÔPCB板板上大量放置一些多余的接地過(guò)孔¡四¡降降低噪聲與電磁干擾的一些經(jīng)Ñ?能能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方¡?可可用串一個(gè)電阻的方法，降低控制電路上下沿跳變速率¡?盡盡量為繼電器等提供某種形式的阻尼，ÈRC設(shè)設(shè)置電流阻尼¡?使使用滿足系統(tǒng)要求的最低頻率時(shí)鐘¡?時(shí)時(shí)鐘應(yīng)盡量靠近到用該時(shí)鐘的器件，石英晶體振蕩器的外殼要接地¡?用用地線將時(shí)鐘區(qū)圈起來(lái)，時(shí)鐘線盡量短¡?石石英晶體下面以及對(duì)噪聲敏感的器件下面不要走線¡?時(shí)時(shí)鐘、總線、片選信號(hào)要遠(yuǎn)ÀI/O線線和接插件¡?時(shí)時(shí)鐘線垂直ÓI/O線線比平行ÓI/O線線干擾小¡? I/O驅(qū)驅(qū)動(dòng)電路盡量靠½PCB板板邊，讓其盡快離¿PC。。對(duì)進(jìn)ÈPCB的的信號(hào)要加濾波，從高噪聲區(qū)來(lái)的信號(hào)也要加濾波，同時(shí)用串終端電阻的辦法，減小信號(hào)反射¡? MCU無(wú)無(wú)用端要接高，或接地，或定義成輸出端，集成電路上該接電源、地的端都要接，不要懸空¡?閑閑置不用的門(mén)電路輸入端不要懸空，閑置不用的運(yùn)放正輸入端接地，負(fù)輸入端接輸出端¡?印印制板盡量使Ó45折折線而不Ó90折折線布線，以減小高頻信號(hào)對(duì)外的發(fā)射與耦合¡?印印制板按頻率和電流開(kāi)關(guān)特性分區(qū)，噪聲元件與非噪聲元件呀距離再遠(yuǎn)一些¡?單單面板和雙面板用單點(diǎn)接電源和單點(diǎn)接地、電源線、地線盡量粗¡?模模擬電壓輸入線、參考電壓端要盡量遠(yuǎn)離數(shù)字電路信號(hào)線，特別是時(shí)鐘¡?對(duì)¶A/D類類器件，數(shù)字部分與模擬部分不要交叉¡?元元件引腳盡量短，去藕電容引腳盡量短¡?關(guān)關(guān)鍵的線要盡量粗，并在兩邊加上保護(hù)地，高速線要短要直¡?對(duì)對(duì)噪聲敏感的線不要與大電流，高速開(kāi)關(guān)線并行¡?弱弱信號(hào)電路，低頻電路周圍不要形成電流環(huán)路¡?任任何信號(hào)都不要形成環(huán)路，如不可避免，讓環(huán)路區(qū)盡量小¡?每每個(gè)集成電路有一個(gè)去藕電容。每個(gè)電解電容邊上都要加一個(gè)小的高頻旁路電容¡?用用大容量的鉭電容或聚酷電容而不用電解電容做電路充放電儲(chǔ)能電容，使用管狀電容時(shí)，外殼要接地¡?對(duì)對(duì)干擾十分敏感的信號(hào)線要設(shè)置包地，可以有效地抑制串?dāng)_¡?信信號(hào)在印刷板上傳輸，其延遲時(shí)間不應(yīng)大于所有器件的標(biāo)稱延遲時(shí)間¡環(huán)境效應(yīng)原Ô要注意所應(yīng)用的環(huán)境，例如在一個(gè)振動(dòng)或者其他容易使板子變形的環(huán)境中采用過(guò)細(xì)的銅膜導(dǎo)線很容易起皮拉斷等¡安全工作原Ô要保證安全工作，例如要保證兩線最小間距要承受所加電壓峰值，高壓線應(yīng)圓滑，不得有尖銳的倒角，否則容易造成板路擊穿等。組裝方便、規(guī)范原則走線設(shè)計(jì)要考慮組裝是否方便，例如印制板上有大面積地線和電源線區(qū)時(shí)（面積超¹500平平方毫米），應(yīng)局部開(kāi)窗口以方便腐蝕等。此外還要考慮組裝規(guī)范設(shè)計(jì)，例如元件的焊接點(diǎn)用焊盤(pán)來(lái)表示，這些焊盤(pán)（包括過(guò)孔）均會(huì)自動(dòng)不上阻焊油，但是如用填充塊當(dāng)表貼焊盤(pán)或用線段當(dāng)金手指插頭，而又不做特別處理，（在阻焊層畫(huà)出無(wú)阻焊油的區(qū)域），阻焊油將掩蓋這些焊盤(pán)和金手指，容易造成誤解性錯(cuò)誤£SMD器器件的引腳與大面積覆銅連接時(shí)，要進(jìn)行熱隔離處理，一般是做一¸Track到到銅箔，以防止受熱不均造成的應(yīng)力集Ö而導(dǎo)致虛焊£PCB上上如果有¦12或或方Ð12mm以以上的過(guò)孔時(shí)，必須做一個(gè)孔蓋，以防止焊錫流出等。經(jīng)濟(jì)原則遵循該原則要求設(shè)計(jì)者要對(duì)加工，組裝的工藝有足夠的認(rèn)識(shí)和了解，例È5mil的的線做腐蝕要±8mil難難，所以價(jià)格要高，過(guò)孔越小越貴等熱效應(yīng)原則在印制板設(shè)計(jì)時(shí)可考慮用以下幾種方法：均勻分布熱負(fù)載、給零件裝散熱器，局部或全局強(qiáng)迫風(fēng)冷。從有利于散熱的角度出發(fā)，印制板最好是直立安裝，板與板的距離一般不應(yīng)小Ó2c，，而且器件在印制板上的排列方式應(yīng)遵循一定的規(guī)則£同一印制板上的器件應(yīng)盡可能按其發(fā)熱量大小及散熱程度分區(qū)排列，發(fā)熱量小或耐熱性差的器件（如小信號(hào)晶體管、小規(guī)模集³電路、電解電容等）放在冷卻氣流的最上（入口處），發(fā)熱量大或耐熱性好的器件（如功率晶體管、大規(guī)模集成電路等）放在冷卻Æ流最下。在水平方向上，大功率器件盡量靠近印刷板的邊沿布置，以便縮短傳熱路徑；在垂直方向上，大功率器件盡量靠近印刷板上方布置£以便減少這些器件在工作時(shí)對(duì)其他器件溫度的影響。對(duì)溫度比較敏感的器件最好安置在溫度最低的區(qū)域（如設(shè)備的µ部），千萬(wàn)不要將它放在發(fā)熱器件的正上方，多個(gè)器件最好是在水平面上交錯(cuò)布局¡設(shè)備內(nèi)印制板的散熱主要依靠空氣流動(dòng)，所以在設(shè)計(jì)時(shí)要研究空氣流動(dòng)的路徑，合理配置器件或印制電路板。采用合理的器件排列方式，可以有效地降低印制電路的溫升。此外通過(guò)降額使用，做等溫處理等方法也是熱設(shè)計(jì)中經(jīng)常使用的手段¡
上傳時(shí)間： 2013-11-24
上傳用戶：氣溫達(dá)上千萬(wàn)的
諸如電信設(shè)備、存儲(chǔ)模塊、光學(xué)繫統(tǒng)、網(wǎng)絡(luò)設(shè)備、服務(wù)器和基站等許多復(fù)雜繫統(tǒng)都采用了 FPGA 和其他需要多個(gè)電壓軌的數(shù)字 IC，這些電壓軌必須以一個(gè)特定的順序進(jìn)行啟動(dòng)和停機(jī)操作，否則 IC 就會(huì)遭到損壞。
上傳時(shí)間： 2014-12-24
上傳用戶：packlj
時(shí)至今日，以太網(wǎng)供電 (PoE) 技術(shù)仍在當(dāng)今的網(wǎng)絡(luò)世界中不斷地普及。由供電設(shè)備 (PSE) 提供並傳輸至受電設(shè)備 (PD) 輸入端的 12.95W 功率是一種通用電源
上傳時(shí)間： 2013-11-06
上傳用戶：xmsmh
介紹了一種反對(duì)稱漸變波導(dǎo)微帶探針過(guò)渡結(jié)構(gòu)，采用高頻仿真軟件HFSS仿真分析了這個(gè)波導(dǎo)微帶過(guò)渡結(jié)構(gòu)在 W 頻段的特性，并對(duì)影響過(guò)渡性能的幾個(gè)因素進(jìn)行了敏感性分析，得出了可供工程應(yīng)用參考的設(shè)計(jì)曲線。在全波導(dǎo)帶寬內(nèi)，實(shí)現(xiàn)了插入損耗小于0.088 dB，回波損耗大于27 dB。該結(jié)構(gòu)具有寬頻帶、結(jié)構(gòu)簡(jiǎn)單和易加工等優(yōu)點(diǎn)，可廣泛用于毫米波固態(tài)電路系統(tǒng)中。
標(biāo)簽： W波段 對(duì)稱 探針 轉(zhuǎn)換
上傳時(shí)間： 2013-11-13
上傳用戶：名爵少年
差動(dòng)保護(hù)整定范例一： 三圈變壓器參數(shù)如下表： 變壓器容量Se 31500KVA 變壓器接線方式 Yn，y，d11 變壓器變比Ue 110kV/35kV/10kV 110kV側(cè)TA變比nTA 300/5 35KV側(cè)TA變比nTA 1000/5 10KV側(cè)TA變比nTA 2000/5 TA接線 外部變換方式 一次接線 10kV側(cè)雙分支 調(diào)壓ΔU ±8×1.25% 電流互感器接線系數(shù)Kjx 當(dāng)為Y接線時(shí)為1，當(dāng)為Δ接線時(shí)為 區(qū)外三相最大短路電流 假設(shè)為1000A(此值需根據(jù)現(xiàn)場(chǎng)情況計(jì)算確定) 計(jì)算： 高壓側(cè)二次額定電流 中壓側(cè)二次額定電流 低壓側(cè)二次額定電流
標(biāo)簽： 變壓器 差動(dòng)保護(hù) 工程師 整定
上傳時(shí)間： 2013-11-01
上傳用戶：edisonfather
符合全球標(biāo)準(zhǔn)的小巧電源•35～150 W容量支持5 V, 12 V和24 V輸出電壓(100 W, 150 W: 僅24 V型)• 支持DIN導(dǎo)軌安裝• 安全標(biāo)準(zhǔn) ： UL 508/60950-1, EN 60950-1CSA C22.2 No. 60950-1
上傳時(shí)間： 2014-04-17
上傳用戶：fklinran
鋰離子正極電池材料 1. 目前主要的技術(shù)工藝制法： 1.1. 高溫固相反應(yīng)法：高溫固相反應(yīng)法是以FeC2O4·2H2O，(NH4)H2PO4，Li2CO3等為原料，按LiFePO4的化學(xué)組成配料研磨混合均勻，在惰性氣氛（如Ar，N2）的保護(hù)下高溫焙燒反應(yīng)制得。目前，由于高溫固相反應(yīng)法存在合成溫度高、粒徑分布大、顆粒粗大等缺點(diǎn)，極大地限制了L iFePO4的電化學(xué)性能。 1.2. 溶膠——凝膠合成法：溶膠——凝膠法以三價(jià)鐵的醋酸鹽或硝酸鹽為原料，按化學(xué)計(jì)量加入LiOH后加入檸檬酸，然后再將其加入到H3PO4中，用氨水調(diào)節(jié)pH，加熱至60℃得到凝膠，加熱使凝膠分解，高溫?zé)Y(jié)得到LiFePO4。溶膠——凝膠法的優(yōu)點(diǎn)是前驅(qū)體溶液化學(xué)均勻性好，凝膠熱處理溫度低，粉體顆粒粒徑小而且分布窄，粉體燒結(jié)性能好，反應(yīng)過(guò)程易于控制，設(shè)備簡(jiǎn)單；但是在干燥時(shí)收縮大，工業(yè)化生產(chǎn)難度較大，合成周期較長(zhǎng)。
上傳時(shí)間： 2013-11-16
上傳用戶：blacklee
當(dāng)今電子系統(tǒng)如高端處理器及記憶體，對(duì)電源的需求是趨向更低電壓、更高電流的應(yīng)用。同時(shí)、對(duì)負(fù)載的反應(yīng)速度也要提高。因此功率系統(tǒng)工程師要面對(duì)的挑戰(zhàn)，是要設(shè)計(jì)出符合系統(tǒng)要求的細(xì)小、價(jià)廉但高效率的電源系統(tǒng)。而這些要求都不是傳統(tǒng)功率架構(gòu)能夠完全滿足的。Vicor提出的分比功率架構(gòu)(Factorized Power Architecture FPA)以及一系列的整合功率元件，可提供革命性的功率轉(zhuǎn)換方案，應(yīng)付以上提及的各項(xiàng)挑戰(zhàn)。這些功率元件稱為V•I晶片。
上傳時(shí)間： 2013-11-15
上傳用戶：yan2267246
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
<input id="g6wk2"></input>