IP核生成器生成 ip 后有兩個(gè)文件對(duì)我們比較有用，假設(shè)生成了一個(gè) asyn_fifo 的核，則 asyn_fifo.veo 給出了例化該核方式（或者在 Edit－>Language Template->COREGEN 中找到 verilog/VHDL 的例化方式）。asyn_fifo.v 是該核的行為模型，主要調(diào)用了 xilinx 行為模型庫(kù) 的模塊，仿真時(shí)該文件也要加入工程。
標(biāo)簽： ip IP核 生成器 比較
上傳時(shí)間： 2014-01-05
上傳用戶(hù)：頂?shù)弥?/p>
一個(gè)獲取多個(gè)IP地址的例子,希望對(duì)一些初學(xué)的人有用
標(biāo)簽： 地址
上傳時(shí)間： 2015-07-19
上傳用戶(hù)：xinzhch
免費(fèi)的tcp ip 協(xié)議的pcb sch
標(biāo)簽： tcp pcb sch ip
上傳用戶(hù)：xaijhqx
Xilinx FPGA 的IP核，實(shí)現(xiàn)FFT功能的
標(biāo)簽： Xilinx FPGA IP核
上傳時(shí)間： 2013-12-12
上傳用戶(hù)：han_zh
基于人工神經(jīng)網(wǎng)絡(luò)的火災(zāi)圖象探測(cè)方法, 從火災(zāi)科學(xué)中得來(lái)
標(biāo)簽： 人工神經(jīng)網(wǎng)絡(luò) 圖象 探測(cè)
上傳用戶(hù)：haoxiyizhong
從文本文件象Oracle數(shù)據(jù)庫(kù)導(dǎo)入數(shù)據(jù)，可定義導(dǎo)入格式
標(biāo)簽： Oracle 數(shù)據(jù)庫(kù) 數(shù)據(jù)
上傳時(shí)間： 2013-12-23
上傳用戶(hù)：vodssv
通用存儲(chǔ)器VHDL代碼庫(kù),The Free IP Project VHDL Free-FIFO, Quartus standard library.
標(biāo)簽： VHDL Free-FIFO standard Project
上傳用戶(hù)：天涯
IP輸入框，IP輸入框 IP輸入框
標(biāo)簽： 輸入
上傳時(shí)間： 2014-01-19
上傳用戶(hù)：aysyzxzm
JAVA課本原代碼 有關(guān)圖象編輯等其他編程內(nèi)容
標(biāo)簽： JAVA 代碼 圖象 編輯
上傳時(shí)間： 2014-01-26
上傳用戶(hù)：z754970244
一個(gè)用戶(hù)IP電話的控制程序，用于實(shí)現(xiàn)語(yǔ)音和模擬間的轉(zhuǎn)換。
標(biāo)簽： 用戶(hù) IP電話 控制 程序
上傳時(shí)間： 2014-11-22
上傳用戶(hù)：redmoons
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
