本文介紹了一個基于CPLD/FPGA的嵌入式IP核設計。論文在闡述可編程邏輯器件及其發(fā)展趨勢的基礎上,探討了知識產(chǎn)權(quán)復用理念,MCU的復雜化設計以及數(shù)字信號傳輸與處理的速度要求。結(jié)合國內(nèi)外對CPLD/FPGA的使用現(xiàn)狀,引出了在CPLD/FPGA上開發(fā)嵌入式模塊程序的理念并提出了設計實現(xiàn)方法和設計實例。課題的設計目標為開發(fā)一個基于CPLD/FPGA的USBIP模塊,實現(xiàn)開發(fā)板與PC機之間的USB通信。設計過程首先進行硬件設計,在FPGA開發(fā)板上開發(fā)擴展板;其次用ISE開發(fā)軟件進行FPGA數(shù)字化設計;在軟件開發(fā)完成后,將配置生成的比特流文件通過JTAG電纜下載到FPGA開發(fā)板上,實現(xiàn)FPGA開發(fā)板與PC機之間的通信。 該設計具有很高的實用性,它進一步擴大了可編程芯片的領地,將復雜專有芯片擠向高端和超復雜應用;它使得IP資源復用理念得到更普遍的應用;為基于FPGA的嵌入式系統(tǒng)設計提供了廣闊的思路。
標簽:
CPLD
FPGA
IP核
上傳時間:
2013-07-05
上傳用戶:隱界最新