將Verilog設計轉成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
將VHDL設計轉換成Verilog設計的程式
上傳用戶：wkchong
JPEG的硬體設計採用的是VHDL設計,有源碼
標簽： JPEG VHDL 有源
上傳用戶：agent
網葉編輯器 ?W葉編輯器 網葉編輯器
標簽：
上傳時間： 2016-01-20
上傳用戶：watch100
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
一個簡單的游戲設計...好好玩的
上傳時間： 2013-12-31
上傳用戶：edisonfather
倒數計時器 提供時間到關機的功能 可自由設定是否關機或者提供警示
上傳時間： 2016-02-02
上傳用戶：lepoke
USB HID R/W 測試程式, 從網路上抓下來, 並修正其問題
標簽： USB HID 程式 正
上傳時間： 2016-02-20
上傳用戶：米卡
最新程序最好的在線程序設計 建議同學們好好看看。最好的
標簽： 程序
上傳時間： 2016-03-10
上傳用戶：zhuoying119
一個簡易的http server可用來架設一個小型網站
標簽： server http
上傳時間： 2014-01-17
上傳用戶：huangld
蟲蟲下載站版權所有 京ICP備2021023401號-1
