国产精品极品,亚洲精品一区二区三区影院,精品国产91久久久久久久妲己

網(wǎng)上訂票

基于H264的視頻壓縮算法在DM642上的實(shí)現(xiàn).rar

H．264/AVC規(guī)范是由國際電聯(lián)(ITU-T)和國際標(biāo)準(zhǔn)化組織(ISO)聯(lián)合制定的新一代視頻編解碼標(biāo)準(zhǔn)。它具有如下四個(gè)特點(diǎn)：低碼流，和MPEG2等壓縮技術(shù)相比，在同等圖像質(zhì)量下，采用H.264技術(shù)壓縮后的數(shù)據(jù)量只有MPEG2的1/8；高圖象質(zhì)量，復(fù)雜的算法保證了低碼流條件下圖像仍能保留豐富的細(xì)節(jié)；容錯(cuò)能力強(qiáng)，提供了解決在不穩(wěn)定網(wǎng)絡(luò)環(huán)境下容易發(fā)生的丟包等錯(cuò)誤的必要工具；網(wǎng)絡(luò)適應(yīng)性強(qiáng)，提供了網(wǎng)絡(luò)適應(yīng)層，數(shù)據(jù)能在不同網(wǎng)絡(luò)上傳輸。但由此帶來的代價(jià)是復(fù)雜度極高的編碼過程，尤其是在嵌入式系統(tǒng)中實(shí)現(xiàn)具有很大的挑戰(zhàn)性。本文主要介紹了基于H.264標(biāo)準(zhǔn)的開源代碼T264向DM642平臺(tái)的移植和優(yōu)化。優(yōu)化綜合運(yùn)用了上層和底層的實(shí)現(xiàn)方法實(shí)現(xiàn)。上層的方法例如使用CCS提供的條件優(yōu)化代碼優(yōu)化功能，使用IMGLIB中高度優(yōu)化的函數(shù)等，其特點(diǎn)是簡便易行，效果良好；底層的實(shí)現(xiàn)方法例如使用DM642特有的內(nèi)聯(lián)函數(shù)，用線性匯編的方式實(shí)現(xiàn)算法等，特點(diǎn)是提高了代碼運(yùn)行的并行性，但需要對DM642和H.264有很深刻的理解。目前本設(shè)計(jì)已成功完成H.264.算法在DM642開發(fā)板上的運(yùn)行，壓縮QCIF格式視頻的速度隨圖像復(fù)雜度的不同達(dá)到了35-50幀每秒。此后本設(shè)計(jì)還繼續(xù)使用優(yōu)化后的編碼器實(shí)現(xiàn)了監(jiān)控用視頻服務(wù)器的原型，使得攝像頭采集的視頻數(shù)據(jù)在DM642開發(fā)板上壓縮后傳輸至PC機(jī)，且能夠在PC端用配套的程序成功解碼并播放。

標(biāo)簽： H264 642 DM

上傳時(shí)間： 2013-06-23

上傳用戶：qqiang2006
USB2.0原理與工程開發(fā)(上).rar

USB2.0原理與工程開發(fā)(上).pdf,9.91M,220頁.

標(biāo)簽： USB 2.0 工程

上傳時(shí)間： 2013-07-07

上傳用戶：jeffery
PID算法在AVR單片機(jī)上的應(yīng)用（在爬壁機(jī)器人吸盤負(fù)壓控制上的實(shí)現(xiàn)應(yīng)用）.rar

PID算法在AVR單片機(jī)上的應(yīng)用，風(fēng)機(jī)的閉環(huán)控制

標(biāo)簽： PID AVR 算法

上傳時(shí)間： 2013-04-24

上傳用戶：aa17807091
Linux內(nèi)核在S3C2440上移植的方法.rar

Linux內(nèi)核在S3C2440上移植的方法

標(biāo)簽： S3C2440 Linux 內(nèi)核

上傳時(shí)間： 2013-07-12

上傳用戶：WANGLIANPO
基于以太網(wǎng)的數(shù)據(jù)采集系統(tǒng)在FPGA上實(shí)現(xiàn).rar

隨著計(jì)算機(jī)和自動(dòng)化測量技術(shù)的日益發(fā)展，測量儀器和計(jì)算機(jī)的關(guān)系日益密切。計(jì)算機(jī)的很多成果很快就應(yīng)用到測量和儀器領(lǐng)域，與計(jì)算機(jī)相結(jié)合已經(jīng)成為測量儀器和自動(dòng)測試系統(tǒng)發(fā)展的必然趨勢。高度集成的現(xiàn)場可編程門陣列（FPGA）是超大規(guī)模集成電路和計(jì)算機(jī)輔助設(shè)計(jì)技術(shù)發(fā)展的結(jié)果，由于FPGA器件具備集成度高、體積小、可以利用基于計(jì)算機(jī)的開發(fā)平臺(tái)，用編寫軟件的方法來實(shí)現(xiàn)專門硬件的功能等優(yōu)點(diǎn)，大大推動(dòng)了數(shù)字系統(tǒng)設(shè)計(jì)的單片化、自動(dòng)化，縮短了單片數(shù)字系統(tǒng)的設(shè)計(jì)周期、提高了設(shè)計(jì)的靈活性和可靠性。本文研究基于網(wǎng)絡(luò)的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)問題。論文完成了以FPGA結(jié)構(gòu)為系統(tǒng)硬件平臺(tái)，uClinux為核心的系統(tǒng)的軟件平臺(tái)設(shè)計(jì)，進(jìn)行信號的采集和遠(yuǎn)程網(wǎng)絡(luò)監(jiān)測的功能。論文從軟硬件兩方面入手，闡述了基于FPGA器件進(jìn)行數(shù)據(jù)采集的硬件系統(tǒng)設(shè)計(jì)方法，以及基于uClinux操作系統(tǒng)的設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)和應(yīng)用程序設(shè)計(jì)。硬件方面，F(xiàn)PGA采用Xilinx公司Spartan系列的XC3S500芯片，用verilog HDL硬件描述語言在Xilinx公司提供的ISE輔助設(shè)計(jì)軟件中實(shí)現(xiàn)FPGA編程。將微處理器MicroBlaze、數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器、以太網(wǎng)控制器、數(shù)模轉(zhuǎn)換控制器等數(shù)字邏輯電路通過CoreConnect技術(shù)用OPB總線集成在同一個(gè)FPGA內(nèi)部，形成一個(gè)可編程的片上系統(tǒng)（SOPC）。采用基于FPGA的SOPC設(shè)計(jì)的突出優(yōu)點(diǎn)是不必更換芯片就可以實(shí)現(xiàn)設(shè)計(jì)的改進(jìn)和升級，同時(shí)也可以降低成本和提高可靠性。軟件方面，為了更好更有效地管理和拓展系統(tǒng)功能，移植了uClinux到MicroBlaze軟處理器上，設(shè)計(jì)實(shí)現(xiàn)了平臺(tái)上的ADC設(shè)備驅(qū)動(dòng)程序和數(shù)據(jù)采集應(yīng)用程序。并通過修訂內(nèi)核，實(shí)現(xiàn)了利用以太網(wǎng)TCP/IP協(xié)議來訪問數(shù)據(jù)采集程序獲得的數(shù)據(jù)。

標(biāo)簽： FPGA 以太網(wǎng) 數(shù)據(jù)采集系統(tǒng)

上傳時(shí)間： 2013-05-23

上傳用戶：晴天666
模擬電子電路教程_（全）_模擬上.281.rar

模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）模擬電路教程（上）

標(biāo)簽： 281 模擬電子電路教程

上傳時(shí)間： 2013-07-30

上傳用戶：lizhen9880
圖像縮放算法的研究及其在FPGA上的實(shí)現(xiàn)

作者研究了當(dāng)前流行的縮放算法，對圖像紋理相關(guān)性大小和邊緣方向的判斷上提出了一種新的方法，并在此基礎(chǔ)上發(fā)展了一套適用于數(shù)字視頻芯片的圖像縮放算法。仿真結(jié)果表明此算法由優(yōu)于目前流行的圖像縮放算法。介紹了FPGA的開發(fā)工作大致可以分為設(shè)計(jì)和驗(yàn)證兩大部分，在具體開發(fā)流程上可以根據(jù)要求靈活控制。縮放芯片的開發(fā)可以分為：芯片結(jié)構(gòu)設(shè)計(jì)、時(shí)鐘系統(tǒng)設(shè)計(jì)、存儲(chǔ)器讀寫控制、IP核復(fù)用設(shè)計(jì)、計(jì)算精度控制等方面的電路設(shè)計(jì)。在設(shè)計(jì)完成各級子模塊以后拼接各子模快完成整個(gè)縮放模塊的設(shè)計(jì)。通過測試發(fā)現(xiàn)設(shè)計(jì)中存在的缺陷，修改再測試，最終完成整個(gè)模塊的設(shè)計(jì)。　　

標(biāo)簽： FPGA 圖像法的研究

上傳時(shí)間： 2013-05-31

上傳用戶：tdyoung
數(shù)字電視環(huán)境下JVM在FPGA上的實(shí)現(xiàn)

本文通過對當(dāng)前國際上現(xiàn)有的數(shù)字電視標(biāo)準(zhǔn)和數(shù)字電視中間件標(biāo)準(zhǔn)進(jìn)行比較,根據(jù)我國市場的實(shí)際情況,選擇了歐洲數(shù)字電視(DVB)中間件標(biāo)準(zhǔn)DVB-MHP,深入分析了基于MHP的數(shù)字電視中間件模型.Java平臺(tái)是基于MHP中間件模型的核心,本文通過深入分析Java平臺(tái)的構(gòu)成和Java虛擬機(jī)(JVM)的結(jié)構(gòu)和運(yùn)行原理,并結(jié)合適合嵌入式環(huán)境的KVM的原理及體系結(jié)構(gòu),提出了將KVM以FPGA的硬件方式實(shí)現(xiàn)的方案.根據(jù)數(shù)字電視的實(shí)際需要對KVM進(jìn)行適當(dāng)剪裁,以適應(yīng)數(shù)字電視的嵌入式環(huán)境,并設(shè)計(jì)了相應(yīng)的功能模塊,最后在設(shè)計(jì)基礎(chǔ)上用VHDL加以實(shí)現(xiàn),對于核心模塊做了仿真和驗(yàn)證.此外,本文還綜述了EDA技術(shù)和FPGA器件的發(fā)展概況,并較為詳細(xì)的介紹利用EDA技術(shù)進(jìn)行設(shè)計(jì)開發(fā)的一般流程,最后在FPGA上實(shí)現(xiàn)JVM.

標(biāo)簽： FPGA JVM 數(shù)字電視環(huán)境

上傳時(shí)間： 2013-07-02

上傳用戶：dba1592201
MSP430上實(shí)現(xiàn)5110液晶顯示程序(性價(jià)比很高的彩屏)

MSP430上實(shí)現(xiàn)5110液晶顯示程序(性價(jià)比很高的彩屏)

標(biāo)簽： 5110 MSP 430 液晶顯示

上傳時(shí)間： 2013-06-27

上傳用戶：氣溫達(dá)上千萬的
H.264解碼算法優(yōu)化及在ARM上的移植

在信息化發(fā)展的當(dāng)前，音視頻等多媒體作為信息的載體，在社會(huì)生活的各個(gè)領(lǐng)域，起著越來越重要的作用。數(shù)字視頻的海量性成為阻礙其應(yīng)用的的瓶頸之一。在這種情況下，H．264作為新一代的視頻壓縮標(biāo)準(zhǔn)，以其高性能的壓縮效率，成為備受關(guān)注的焦點(diǎn)和研究問題。H．264通過運(yùn)動(dòng)估計(jì)/運(yùn)動(dòng)補(bǔ)償（MP/MC）消除視頻時(shí)間冗余，對差值圖像進(jìn)行離散余弦變換（DCT）消除空間冗余，對量化后的系數(shù)進(jìn)行可變長編碼（VLC）消除統(tǒng)計(jì)冗余，獲得了極高的壓縮效率。隨著嵌入式處理器性能的逐漸提升和3G網(wǎng)絡(luò)即將商用的推動(dòng)，H．264以其優(yōu)秀的壓縮性能，無論是無線信道傳輸方面，還是存儲(chǔ)容量有限的嵌入式設(shè)備都具有廣闊的應(yīng)用前景。但H．264在提升壓縮性能的同時(shí)付出的代價(jià)是算法復(fù)雜度的成倍增加，實(shí)際應(yīng)用中人們對視頻解碼的實(shí)時(shí)性要求嚴(yán)格，已出現(xiàn)的對應(yīng)算法代碼多基于PC通用處理器實(shí)現(xiàn)，而嵌入式設(shè)備的主頻和處理能力仍然相對有限，存儲(chǔ)容量相對較小，總線速率相對偏低，因此必須對標(biāo)準(zhǔn)對應(yīng)算法進(jìn)行優(yōu)化移植，才能滿足實(shí)際應(yīng)用的需求。本文在對H．264標(biāo)準(zhǔn)及其新特性進(jìn)行詳細(xì)介紹后，重點(diǎn)研究了在解碼端如何針對解碼耗時(shí)較多的模塊進(jìn)行改進(jìn)，然后將算法移植到ARM平臺(tái)，并針對平臺(tái)特點(diǎn)作出相應(yīng)優(yōu)化，最后完成解碼圖象顯示，并給出了測試結(jié)果。本文主要完成的工作如下：詳細(xì)分析了H．264的參考軟件JM中解碼流程，并利用測試工具分析了各模塊耗時(shí)，針對耗時(shí)較多的模塊如插值運(yùn)算及去塊濾波模塊，提出了對應(yīng)的改進(jìn)算法并在H．264的參考軟件JM86上進(jìn)行了實(shí)現(xiàn)，PC測試實(shí)驗(yàn)證明了算法改進(jìn)的優(yōu)越性和運(yùn)算優(yōu)化的可行性。最后針對ARM平臺(tái)，在對程序結(jié)構(gòu)和對應(yīng)代碼進(jìn)行優(yōu)化之后，將其移植到WINCE系統(tǒng)之下，同時(shí)給出了WINCE平臺(tái)解碼后圖象加速顯示方法，并對最終測試結(jié)果與性能做出了評價(jià)。

標(biāo)簽： 264 ARM 解碼算法優(yōu)化

上傳時(shí)間： 2013-06-04

上傳用戶：shijiang