精品国产福利,欧美va久久久噜噜噜久久,亚洲精品一级二级

網的研究

基于ARM的多路串行和以太網通信技術的研究與應用

近年來，隨著控制系統規模的擴大和總線技術的發展，對數據采集和傳輸技術提出了更高的要求。目前，很多設備需要實現從單串口通信到多路串口通信的技術改進。同時，隨著以太網技術的發展和普及，這些設備的串行數據需要通過網絡進行傳輸，因而有必要尋求一種解決方案，以實現技術上的革新。本文分別對串行通信和基于TCP/IP協議的以太網通信進行研究和分析，在此基礎上，設計一個嵌入式系統一基于APM處理器的多路串行通信與以太網通信系統，來實現F8-DCS系統中多路串口數據采集和以太網之間的數據傳輸。主要作了如下工作：首先，分析了當前串行通信的應用現狀和以太網技術的發展動態，通過比較傳統的多路串口通信系統的優缺點，設計出了一種采用CPID技術和CAN總線技術相結合的新型技術，并結合F8-DCS系統數據量大和實時性高的特點，對串行通訊幀同步的方法進行了詳細的研究。然后，根據課題的實際需求，對系統進行總體設計和功能模塊劃分，并詳細介紹了基于ARM7處理器的多路串口通信接口、以太網通信接口以及二者之間的數據傳輸接口的電路設計。在軟件設計上，對系統的啟動代碼、串行通信協議、串口驅動以及多串口與網口間雙向數據傳輸等進行了詳細的論述。最后，將上述技術應用于某大型火電廠主機F8-DCS系統I/O通訊網絡的測試與分析，達到了設計要求。

標簽： ARM 多路串行以太網

上傳時間： 2013-07-31

上傳用戶：aeiouetla
基于ARM的光纖光柵傳感網絡FP解調器的測試系統的研究

光纖布拉格光柵(Fiber Bragg Grating)傳感器是近幾年光纖傳感技術領域的研究熱點，光纖光柵傳感器可以工作在強電磁場、高溫有腐蝕性的以及有爆炸危險性的惡劣環境中，且易于將多個光纖光柵串聯在一起構成光纖光柵陣列，實現分布式傳感，這是其他傳感元件所不及的。本文設計了光纖光柵傳感網絡可調諧法布里-珀羅(Fabry-Perot)腔解調測試系統。系統主要分光路和電路兩部分，在光路部分，研究了光纖光柵解調技術，分析和比較了幾種常見的波長解調方法，由于F-P腔調諧范圍寬，可以實現多點測量，因此決定采用可調諧F．P腔法進行信號解調。對可調諧 F-P腔解調法做了理論分析和研究，并通過Matlab仿真對影響F-P濾波效果的腔長和反射率兩個參數進行了優化設計。在電路部分，首先設計整形電路將光電探測器的輸出信號整形成矩形脈沖信號，設計了計算中心波長的方法，最后搭建了硬件電路來驗證中心波長的計算方法。硬件電路以 Philips公司的 LPC2214 為核心處理器。該硬件電路包括電源電路，復位電路，串口電路，JTAG 調試接口，數碼管顯示等。軟件方面，設計了相關的軟件程序和模擬信號源，最后利用模擬信號源作為該解調測試系統的信號進行實驗驗證，得出實驗數據，經過分析驗證了該解調測試系統的可行性。

標簽： ARM 光纖光柵傳感網絡解調器

上傳時間： 2013-05-26

上傳用戶：hooooor
基于ARM的流媒體傳輸方法的研究

隨著計算機技術和網絡的飛速發展，流媒體技術的產生滿足了人們快速獲取多媒體信息的需求。它基于RTP/RTCP協議，運用流式傳輸技術，可以使人們在最短的時間內獲得想要的多媒體資訊。流媒體技術可廣泛應用于視頻播放、視頻會議、遠程教育等。嵌入式系統是當前研究的另一個熱點。它具有低功耗、體積小、集成度高和專用性強等特點。嵌入式系統早期主要應用于軍事及航空航天領域，隨著工nternet的發展，新型的嵌入式系統正朝著信息家電IA(InformationAppliance)和3C(Computer、Commtlnication&Consumer)產品方向發展。因此，基于嵌入式設備的流媒體傳輸就是一個非常有意義的研究方向。本文基于南京某公司的實際產品項目“電梯多媒體項目”，將流媒體技術與嵌入式設備相結合，應用于電梯之中，使多媒體資訊的傳播無處不在。本文首先研究了流媒體傳輸的相關技術。深入研究了用于流媒體傳輸的實時傳輸與控制協議RTP/RTCP，掌握其結構與規則；研究了實時傳輸QoS控制技術，分析現有的一些網絡傳輸控制方法，分析了流媒體與嵌入式系統的特點。本文然后詳細分析了基于窗口的擁塞控制方法和基于速率的擁塞控制方法的原理和適用范圍，并改進了其中基于發送端速率控制的擁塞控制方法，設計了一種基于接收端緩存和發送端速率控制相結合的流媒體傳輸控制方法。通過對接收端緩存剩余空間臨界點的設置與監控，來輔助調節發送端的數據發送速率。它既可以避免網絡擁塞，又可以提高流媒體的傳輸質量。本文最后介紹了嵌入式Linux系統的移植，分析了網絡上開源的RTP/RTCP實現庫JRTPLIB，并結合本文實際需要，對RTCP中RR分組的結構做了修改，以此為基礎設計了一個系統，實現本文所改進的用于ARM流媒體傳輸控制的方法。

標簽： ARM 流媒體傳輸法的研究

上傳時間： 2013-07-06

上傳用戶：ryb
基于ARM架構的無線數據采集與處理終端的研究與開發

隨著計算機、通信及網絡技術的高速發展，嵌入式系統廣泛地滲透到各行各業及人們日常生活的方方面面中。由于嵌入式系統的復雜性不斷增加，嵌入式操作系統成為了嵌入式系統中最重要的組成部分。在各種嵌入式操作系統中，Linux憑借其性能優異、結構清晰、平臺支持廣泛、網絡支持強勁及開放源代碼等多方面的優勢，被嵌入式系統開發者廣泛的采用。同時隨著近幾年來國內嵌入式領域發展非常迅速，其中32位ARM處理器結構體系的嵌入式CPU在商用領域、工控領域和軍用領域都得到了廣泛使用。近幾年隨著無線通信技術、傳感器技術、信息采集和處理技術的飛速發展，出現了低成本、低功耗、多功能的微型無線傳感器節點。無線傳感器網絡是隨著傳感器節點的發展而興起的計算機科學技術的一個新的研究領域，它是由一組無線傳感器節點通過ad-hoc方式構成的無線網絡，綜合傳感器技術、嵌入式計算技術、分布式信息處理技術和無線通信技術，能夠協作地實時監測、感知和采集各種環境或監測對象的信息，并對其進行處理，并傳送到需要這些信息的用戶處。這種無線網絡系統被廣泛地用于國防軍事、國家安全、環境監測、交通管理、醫療衛生、制造業、反恐救災等領域，具有十分巨大的發展潛力，引起了學術界和工業界的高度重視。目前，手持終端的應用范圍主要是在商業領域，開發一款適合在工業現場等無線傳感網絡監控領域的手持終端是本文的初衷。本文從嵌入式系統的角度，采用目前比較流行的ARM9處理器和嵌入式Linux的操作系統，闡述手持終端硬件平臺的設計和軟件的移植方案；接著研究了系統引導程序的原理、設備驅動開發的關鍵點、根文件系統的制作方法。在此基礎上，分析和移植引導程序U-Boot 1.1.4的實現、無線收發芯片CC2420的驅動開發和幀緩沖驅動的開發，并針對目標平臺的特點完成了文件系統的構建；然后介紹了基于Qt/Embedded的圖形界面開發的基礎，最后對本文研究工作進行總結。

標簽： ARM 架構無線數據采集與處理

上傳時間： 2013-06-26

上傳用戶：lguotao
HDTV碼流發生器內置信源解碼板和基于FPGA的顯示器測試信號發生器的研究

該論文的工作主要分為兩部分,第一部分是介紹與數字高清晰度電視(HDTV)碼流發生器配套的信源解碼板的設計與實現.信源解碼板是整個碼流發生器的重要組成部分,該論文在介紹相關標準MPEG-2和AC-3以及整個碼流發生器功能的基礎上提出了用ST公司的芯片組實現HDTV信源解碼板的設計方案.論文詳細分析了各個功能模塊的具體設計方法以及實現時應注意的問題.目前該課題已經成功結題,各項技術指標完全符合合作單位的要求.該論文的第二部分主要是進行基于FPGA的顯示器測試信號發生器的研究與開發.在對測試信號發生器所需產生的13種測試圖案和所要適應的18種顯示格式的介紹之后,該論文提出了以FLEX10K50為核心控制芯片的顯示器測試信號發生器的設計方案.該論文詳細討論了FPGA設計中各個功能模塊的劃分和設計實現方法,并介紹了對FLEX10K50進行配置的方法.

標簽： HDTV FPGA 碼流發生器

上傳時間： 2013-04-24

上傳用戶：yoleeson
JPEG2000算術編碼的研究與FPGA實現

JPEG2000是由ISO/ITU-T組織下的IEC JTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準.與JPEG(Joint Photographic Experts Group)相比,JPEG2000能夠提供更好的數據壓縮比,并且提供了一些JPEG所不具有的功能[1].JPEG2000具有的多種特性使得它具有廣泛的應用前景.但是,JPEG2000是一個復雜編碼系統,目前為止的軟件實現方案的執行時間和所需的存儲量較大,若想將JPEG2000應用于實際中,有著較大的困難,而用硬件電路實現JPEG2000或者其中的某些模塊,必然能夠減少JPEG200的執行時間,因而具有重要的意義.本文首先簡單介紹了JPEG2000這一新的靜止圖像壓縮標準,然后對算術編碼的原理及實現算法進行了深入的研究,并重點探討了JPEG2000中算術編碼的硬件實現問題,給出了一種硬件最優化的算術編碼實現方案.最后使用硬件描述語言(Very High Speed Integrated Circuit Hardware Description Language,VHDL)在寄存器傳輸級(Register Transfer Level,RTL描述了該硬件最優化的算術編碼實現方案,并以Altera 20K200E FPGA為基礎,在Active-HDL環境中進行了功能仿真,在Quartus Ⅱ集成開發環境下完成了綜合以及后仿真,綜合得到的最高工作時鐘頻率達45.81MHz.在相同的輸入條件下,輸出結果表明,本文設計的硬件算術編碼器與實現JPEG2000的軟件:Jasper[2]中的算術編碼模塊相比,處理時間縮短了30﹪左右.因而本文的研究對于JPEG2000應用于數字監控系統等實際應用有著重要的意義.

標簽： JPEG 2000 FPGA 算術編碼

上傳時間： 2013-05-16

上傳用戶：671145514
Turbo碼編譯碼以及其FPGA實現的研究

本文以Turbo碼譯碼器的FPGA實現為目標，對Turbo碼的迭代譯碼算法及用硬件語言實現其譯碼算法進行了深入研究。本文首先在理論上對Turbo碼的編譯碼原理進行了深入的研究，并用C語言對其MAP譯碼算法進行了驗證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測試。隨后本文就一些對MAP譯碼性能起著重要影響的參數也用C程序做了仿真對比。最后，考慮到硬件實現的簡化，MAX-Log-MAP算法成為了本文的硬件實現方案。本文采用了模塊化設計，在對各個模塊進行設計的基礎上提出了一些改進的方案，對Turbo碼編碼器設計中的同步問題進行了改進，對分塊并行Turbo碼譯碼算法的硬件實現進行了研究。在設計中綜合運用了“自頂向下”和“自下而上”的設計方去，通過功能模塊分割，合理設置系統參數，并通過模塊之間的參數傳遞，使Turbo碼編譯碼器具有較好的靈活性。

標簽： Turbo FPGA 編譯碼

上傳時間： 2013-04-24

上傳用戶：wengtianzhu
JPEG2000標準中算術編碼的FPGA設計與碼率控制算法的研究

JPEG2000是由ISO/ITU-T組織下的IECJTC1/SC29/WG1小組制定的下一代靜止圖像壓縮標準，其優良的壓縮特性使得它將具有廣泛的應用領域。JPEG2000算法非常復雜，圖像編碼過程占用了大量的處理器時間開銷和內存開銷，因而通過對JPEG2000算法進行優化并采用硬件電路來實現JPEG2000標準的部分或全部內容，對加快編碼速度從而擴展其應用領域有重要的意義。本文的研究主要包括兩方面的內容，其一是JPEG2000算術編碼器算法的研究與硬件設計，其二是JPEG2000碼率控制算法的研究與優化算法的設計。在研究算術編碼器過程中，首先研究了JPEG2000中基于上下文的MQ算術編碼器的編碼原理和編碼流程，之后采用有限狀態機和二級流水線技術，并在不影響關鍵路徑的情況下通過對算術編碼步驟優化采用硬件描述語言對算術編碼器進行了設計，并通過了功能仿真與綜合。實驗證明該設計不但編碼速度快，而且流水線短，硬件設計的復雜度低且易于控制。在研究碼率控制算法過程中，首先結合率失真理論建立了算法的數學模型，并驗證了該算法的有效性，之后深入分析了該數學模型的實現流程，找出影響算法效率的關鍵路徑。在對算法優化時采用黃金分割點算法代替原來的二分查找法，并使用了碼塊R-D斜率最值記憶和碼率誤差控制算法。實驗證明，采用優化算法在增加少量系統資源的情況下使得計算效率提高了60％以上。之后，分析了率失真理論與JPEG2000中PCRD-opt算法的具體實現，又提出了一種失真更低的比特分配方案，即按照“失真/碼長”值從大到小通道編碼順序進行編碼，通過對該算法的仿真驗證，得出在固定碼率條件下新算法將產生更少的失真。

標簽： JPEG 2000 FPGA 標準

上傳時間： 2013-07-13

上傳用戶：long14578
采用FPGA實現信號處理算法的研究及實驗平臺的建立

該文針對復雜信號實時處理的困難,提出了采用FPGA來實現信號處理的方法,并根據系統需要設計了一個嵌入式實驗平臺.根據FPGA實現信號處理的關鍵點:設計合理的FPGA結構,體現算法的并行性和流水性,論文著重分析了用FPGA實現陣列結構處理的具體方法和實現過程.論文從分析算法的并行度入手,提出用相關圖方法直觀反映算法的相關性,在此基礎上設計了算法的信號流圖結構和脈動陣列結構.并針對典型信號處理算法(矩陣運算、卷積運算)進行了并行度分析,相關圖設計和從相關圖導出脈動陣列結構的研究.同時針對FPGA特點,提出了采用CORDIC結構來設計通用運算單元,給出其流水實現的結構,結合脈動陣列結構提高了矩陣運算性能.最后設計一個以32位CPU為核心的實驗平臺,編寫了啟動程序和診斷程序.

標簽： FPGA 信號處理法的研究實驗

上傳時間： 2013-04-24

上傳用戶：1427796291
FPGA用于160Gbs高速光纖通信系統中PMD補償的研究

偏振模色散(PMD)是限制光通信系統向高速率和大容量擴展的主要障礙，尤其是160Gb/s光傳輸系統中，由PMD引起的脈沖畸變現象更加嚴重。為了克服PMD帶來的危害，國內外已經開始了對PMD補償的研究。但是目前的補償系統復雜、成本高且補償效果不理想，因此采用前向糾錯(FEC)和偏振擾偏器配合抑制PMD的方法，可以實現低成本的PMD補償。在實驗中將擾偏器連入光時分復用系統，通過觀察其工作前后的脈沖波形，發現擾偏器的應用改善了系統的性能。隨著系統速率的提高，對擾偏器速率的要求也隨之提高，目前市場上擾偏器的速率無法滿足160Gb/s光傳輸系統要求。通過對偏振擾偏器原理的分析，決定采用高速控制電路驅動偏振控制器的方法來實現高速擾偏器的設計。擾偏器采用鈮酸鋰偏振控制器，其響應時間小于100ns，是目前偏振控制器能夠達到的最高速率，但是將其用于160Gb/s高速光通信系統擾偏時，這個速率仍然偏低，因此，提出采用多段鈮酸鋰晶體并行擾偏的方法，彌補鈮酸鋰偏振控制器速率低的問題。通過對幾種處理器的分析和比較，選擇DSP+FPGA作為控制端，DSP芯片用于產生隨機數據，FPGA芯片具有豐富的I/O引腳，工作頻率高，可以實現大量數據的快速并行輸出。這樣的方案可以充分發揮DSP和FPGA各自的優勢。另外對數模轉換芯片也要求響應速度快，本論文以FPGA為核心，完成了FPGA與其它芯片的接口電路設計。在QuartusⅡ集成環境中進行FPGA的開發，使用VHDL語言和原理圖輸入法進行電路設計。本文設計的偏振擾偏器在高速控制電路的驅動下，可以實現大量的數據處理，采用多段鈮酸鋰晶體并行工作的方法，可以提高偏振擾偏器的速率。利用本方案制作的擾偏器具有高擾偏速率，適合應用于160Gb/s光通信系統中進行PMD補償。

標簽： FPGA 160 Gbs PMD

上傳時間： 2013-04-24

上傳用戶：suxuan110425

<small id="sss86"></small>