日韩精品免费在线播放,免费看成人av,欧美精品色综合

網絡學習

Programming the Microsoft Windows driver model繁中版透過Windows驅動程式的權威們專業的協助

Programming the Microsoft Windows driver model繁中版透過Windows驅動程式的權威們專業的協助，學習如何使用簡易的方式來撰寫Windows驅動程式。 Microsoft WDM支援隨插即用（PnP）功能，提供了電源管理能力，並詳述撰寫驅動程式/迷你驅動程式的方法。這本由長時間接觸裝置驅動程式的專家Walter Oney 與Windows核心小組共同合作的書提供了大量很實用的例子、圖表、建議，並一行一行分析範例的程式碼，好讓您能夠清楚了解實際上在撰寫驅動程式時所會發生的問題。另外亦更新了Windows XP及Windows 2000的最新驅動程式技術，又告訴您如何除錯。

標簽： Windows Programming Microsoft driver

上傳時間： 2014-01-19

上傳用戶：cjl42111
除了CANopen協議介紹外

除了CANopen協議介紹外，還有各家的CANopen裝置操作手冊，對你學習CANopen有很大的幫助

標簽： CANopen

上傳時間： 2017-03-12

上傳用戶：firstbyte
張智星的MATLAB介紹

張智星的MATLAB介紹，主要是學習MATLAB的應用，如何操作和模擬。

標簽： MATLAB

上傳時間： 2013-12-20

上傳用戶：baiom
單片機實現短信收發程序

單片機實現短信收發程序，極品號程序呵呵，大家一起學習呀。

標簽： 短信程序

上傳時間： 2014-10-27

上傳用戶：zhouli
這是一個JAVA語言寫的多代理人程式用來模擬飛機起飛或是降落的程式

這是一個JAVA語言寫的多代理人程式用來模擬飛機起飛或是降落的程式，使用者可以控制飛行員或是地勤來控制班機，這是一個用來學習如何用多執行緒撰寫一個多代理人JAVA程式。

標簽： JAVA 程式代理模

上傳時間： 2013-12-21

上傳用戶：cjl42111
struct

幫助學習作業系統的一些資料我需要獲得3的積分請有興趣者可看

標簽： struct

上傳時間： 2016-06-14

上傳用戶：fp4397251
rev2021

rev2021很經典的版本。有原始碼，適合研究學習。

標簽： 2021 rev

上傳時間： 2018-04-20

上傳用戶：759347094
FMEA手冊

FEMA教材，需要學習潛在失效模式分析的人員可以參考

標簽： FMEA 手冊

上傳時間： 2020-12-21

上傳用戶：
高速電路設計詳細基礎理論知識

設計高速電路必須考慮高速訊號所引發的電磁干擾、阻抗匹配及串音等效應，所以訊號完整性 (signal integrity)將是考量設計電路優劣的一項重要指標，電路日異複雜必須仰賴可靠的軟體來幫忙分析這些複雜的效應，才比較可能獲得高品質且可靠的設計，因此熟悉軟體的使用也將是重要的研究項目之一。另外了解高速訊號所引發之各種效應(反射、振鈴、干擾、地彈及串音等)及其克服方法也是研究高速電路設計的重點之一。目前高速示波器的功能越來越多，使用上很複雜，必須事先進修學習，否則無法全盤了解儀器之功能，因而無法有效發揮儀器的量測功能。其次就是高速訊號量測與介面的一些測試規範也必須熟悉，像眼圖分析，探針效應，抖動(jitter)測量規範及高速串列介面量測規範等實務技術，必須充分了解研究學習，進而才可設計出優良之教學教材及教具。

標簽： 高速電路

上傳時間： 2021-11-02

上傳用戶：jiabin
cadence-allegro16.6高級教程

主要內容介紹 Allegro 如何載入 Netlist，進而認識新式轉法和舊式轉法有何不同及優缺點的分析，透過本章學習可以對 Allegro 和 Capture 之間的互動關係，同時也能體驗出 Allegro 和 Capture 同步變更屬性等強大功能。Netlist 是連接線路圖和 Allegro Layout 圖檔的橋樑。在這裏所介紹的 Netlist 資料的轉入動作只是針對由 Capture（線路圖部分）產生的 Netlist 轉入 Allegro（Layout部分）1．在 OrCAD Capture 中設計好線路圖。2．然後由 OrCAD Capture 產生 Netlist（annotate 是在進行線路圖根據第五步產生的資料進行編改）。 3．把產生的 Netlist 轉入 Allegro（layout 工作系統）。 4．在 Allegro 中進行 PCB 的 layout。 5．把在 Allegro 中產生的 back annotate（Logic）轉出（在實際 layout 時可能對原有的 Netlist 有改動過），並轉入 OrCAD Capture 裏進行回編。

標簽： cadence allegro

上傳時間： 2022-04-28

上傳用戶：kingwide