USB2．0接口和基于ARM核的SOC系統(tǒng)的應(yīng)用已經(jīng)非常廣泛，特別在電子消費(fèi)類(lèi)領(lǐng)域。包含USB2,0接口的ARM系統(tǒng)則更是市場(chǎng)的需求。本文介紹一種基于ARM核的USB2,0接口IP(AHB_USB2.0)的設(shè)計(jì)，主要對(duì)其中的串行接口引擎(SIE)的設(shè)計(jì)進(jìn)行討論。 該 AHB_USB2.0 IP核支持USB2.0協(xié)議，并兼容USB1.1協(xié)議；支持AMBA2.0協(xié)議和UTMI 1.05協(xié)議。該IP核一側(cè)通過(guò)UTMI接口或ULPI接口的PHY與USB2.0主機(jī)端進(jìn)行通信；另一側(cè)則通過(guò)AHB總線(xiàn)與ARM相連。 AHB_USB2.0 IP核在硬件上分為三個(gè)大模塊：ULPI模塊(ULPI)、串行接口引擎(SIE)模塊和AHB總線(xiàn)接口模塊(AHB)。ULPI模塊實(shí)現(xiàn)了UTMI接口轉(zhuǎn)ULPI接口。串行接口引擎(SIE)模塊為USB2.0的數(shù)據(jù)鏈路層協(xié)議處理模塊，為整個(gè)IP核的核心部分，進(jìn)一步分為四個(gè)子模塊——GLC(全局控制模塊)，PIE(PHY接口處理引擎)，SIF(系統(tǒng)接口邏輯)和EPB(端點(diǎn)緩沖模塊)。GLC模塊負(fù)責(zé)整個(gè)IP的復(fù)位控制，IP時(shí)鐘的開(kāi)關(guān)提示等；PIE模塊負(fù)責(zé)處理USB的事務(wù)級(jí)傳輸，包括組包解包等；SIF模塊負(fù)責(zé)協(xié)議相關(guān)寄存器組和端點(diǎn)緩沖區(qū)的讀寫(xiě)，跨時(shí)鐘域信號(hào)的處理和PIE所需的控制信號(hào)的產(chǎn)生；AHB模塊負(fù)責(zé)IP核與ARM通信和DMA功能的實(shí)現(xiàn)。 該IP核的軟件設(shè)計(jì)遵循USB協(xié)議，Bulk Only協(xié)議和UFI協(xié)議，由外掛ARM實(shí)現(xiàn)USB設(shè)備命令和UFI命令的解析，并執(zhí)行相應(yīng)的操作。設(shè)計(jì)了IP核與ARM之間的多種數(shù)據(jù)傳輸方法，通過(guò)軟件實(shí)現(xiàn)常規(guī)數(shù)據(jù)讀寫(xiě)訪(fǎng)問(wèn)、內(nèi)部DMA或外部DMA等多種方式的切換。 本IP已經(jīng)通過(guò)EDA驗(yàn)證和FPGA測(cè)試，并且已經(jīng)在內(nèi)嵌ARM核的FPGA系統(tǒng)上實(shí)現(xiàn)了多個(gè)U盤(pán)。這個(gè)FPGA系統(tǒng)的正確工作，證明了AHB_USB2.01P核設(shè)計(jì)是正確的。
上傳時(shí)間： 2013-05-17
上傳用戶(hù)：qqoqoqo
本論文以開(kāi)發(fā)基于ARM核的USB2.0-AHB接口IP此項(xiàng)目為依托，致力于在Windows XP操作系統(tǒng)上使用DDK(Driver Development Kit)設(shè)計(jì)和開(kāi)發(fā)一個(gè)基于WDM的主機(jī)端驅(qū)動(dòng)程序。開(kāi)發(fā)該驅(qū)動(dòng)程序的目的是為了對(duì)該IP進(jìn)行FPGA測(cè)試以及配合設(shè)備端驅(qū)動(dòng)程序的開(kāi)發(fā)，該驅(qū)動(dòng)程序能夠完成即插即用功能，塊傳輸，同步傳輸，控制傳輸以及對(duì)Flash的操作五項(xiàng)主要功能。 論文首先介紹了基于WDM的USB驅(qū)動(dòng)程序設(shè)計(jì)原理，其中包括了從結(jié)構(gòu)到通信流對(duì)USB主機(jī)系統(tǒng)的介紹，編寫(xiě)WDM驅(qū)動(dòng)程序的基礎(chǔ)理論(主要介紹了數(shù)個(gè)相關(guān)的重要概念、驅(qū)動(dòng)程序的基本組成)，以及在開(kāi)發(fā)對(duì)Flash操作的例程會(huì)使用到的Mass Storage類(lèi)協(xié)議的簡(jiǎn)要介紹。在介紹設(shè)計(jì)原理后，論文從總體的系統(tǒng)應(yīng)用環(huán)境和結(jié)構(gòu)薊數(shù)據(jù)傳輸、內(nèi)部模塊以及軟硬件體系結(jié)構(gòu)幾個(gè)方面簡(jiǎn)要描述了該IP的系統(tǒng)設(shè)計(jì)。接著論文通過(guò)分析主機(jī)端驅(qū)動(dòng)程序功能需求，提出了驅(qū)動(dòng)程序的總體構(gòu)架以及分步式的設(shè)計(jì)流程，具體步驟是先實(shí)現(xiàn)驅(qū)動(dòng)程序的正常加載以及基本PnP功能，然后實(shí)現(xiàn)塊傳輸、同步傳輸以及控制傳輸，最后完成對(duì)Flash操作例程的設(shè)計(jì)。隨后論文詳細(xì)闡述了對(duì)上述五項(xiàng)主要功能模塊的設(shè)計(jì)；其中對(duì)Flash操作例程的設(shè)計(jì)是難點(diǎn)，作者通過(guò)分析Bulk-Only協(xié)議和UFI命令規(guī)范，提出程序的詳細(xì)設(shè)計(jì)方案。論文最后簡(jiǎn)要介紹了調(diào)試驅(qū)動(dòng)程序的方法，以及驅(qū)動(dòng)程序的測(cè)試內(nèi)容、部分測(cè)試結(jié)果以及測(cè)試結(jié)論。 本論文研究對(duì)象為基于ARM核的USB2.0-AHB接口IP主機(jī)端驅(qū)動(dòng)程序，因?yàn)槠溲芯恐黧w是一個(gè)基于WDM的主機(jī)端驅(qū)動(dòng)程序，因此有其普遍性；但是它以開(kāi)發(fā)基于ARM核的USB2.0-AHB接口IP這個(gè)項(xiàng)目為依托，其目的是為項(xiàng)目服務(wù)，因此它有其特殊性。它是一項(xiàng)既有普遍性又有特殊性的研究。
上傳時(shí)間： 2013-05-19
上傳用戶(hù)：2007yqing
隨著微電子技術(shù)的快速發(fā)展，電子設(shè)備逐漸向著小型化、集成化方向發(fā)展；人們?cè)谝笤O(shè)備性能不斷提升的同時(shí)，還要求設(shè)備功耗低、體積小、重量輕、可靠性高。同樣在我軍武器裝備的研制過(guò)程中，也對(duì)各武器裝備都提出了新的要求，特別是針對(duì)單兵配備的便攜設(shè)備，對(duì)體積、功耗、擴(kuò)展性的要求更是嚴(yán)格。 在某手持式設(shè)備的開(kāi)發(fā)項(xiàng)目中，需要設(shè)計(jì)一塊接口板，要求實(shí)現(xiàn)高達(dá)8個(gè)串行口擴(kuò)展以及能源管理和數(shù)字輸入輸出接口等功能，該接口板與處理器模塊的連接總線(xiàn)采用LPC總線(xiàn)，整個(gè)手持設(shè)備除了對(duì)功能有基本的要求以外，對(duì)體積及功耗都提出了極高的要求。針對(duì)項(xiàng)目的具體設(shè)計(jì)要求，經(jīng)過(guò)與傳統(tǒng)設(shè)計(jì)方法的比較，決定采用FPGA來(lái)實(shí)現(xiàn)LPC接口及UART控制器功能。 論文的主要目標(biāo)是完成LPC接口的UART控制在FPGA中的實(shí)現(xiàn)。對(duì)于各模塊中的關(guān)鍵的功能部分，文中對(duì)其實(shí)現(xiàn)都進(jìn)行了詳細(xì)的說(shuō)明。整個(gè)設(shè)計(jì)全部采用硬件描述語(yǔ)言(HDL)實(shí)現(xiàn)，并且采用了分模塊的設(shè)計(jì)風(fēng)格，具有很好的重用性。 為了在硬件平臺(tái)上驗(yàn)證設(shè)計(jì)，還實(shí)做了FPGA驗(yàn)證平臺(tái)，并用C語(yǔ)言編寫(xiě)了測(cè)試程序。經(jīng)過(guò)驗(yàn)證，該方案完全實(shí)現(xiàn)了接口板的功能要求，并且滿(mǎn)足體積和功耗上的要求，取得了良好的效果。 論文通過(guò)采用FPGA作為電路設(shè)計(jì)的核心，以一種新的數(shù)字電路設(shè)計(jì)方法實(shí)現(xiàn)電路功能；旨在通過(guò)這種方式，不斷提高設(shè)備的性能并拓展設(shè)計(jì)者思想。
標(biāo)簽： FPGA UART LPC 總線(xiàn)接口
上傳時(shí)間： 2013-05-21
上傳用戶(hù)：poyao
維修LVDS屏的接口定義 維修LVDS屏的接口定義
上傳時(shí)間： 2013-05-31
上傳用戶(hù)：362279997
介紹了美國(guó)AD公司采用先進(jìn)的直接數(shù)字頻率合成(DDS)技術(shù)推出的高集成度頻率合成器AD9850的工作原理、主要特點(diǎn)及其與MCS51單片機(jī)的接口,并給出了接口電路圖和部分源程序.
上傳時(shí)間： 2013-06-02
上傳用戶(hù)：myworkpost
本文研究的主要內(nèi)容是應(yīng)用可編程器件FPGA來(lái)作PCI總線(xiàn)從模塊設(shè)計(jì).文中首先分析了可編程器件在PCI總線(xiàn)產(chǎn)品設(shè)計(jì)中的可行性和應(yīng)用前景,接著對(duì)PCI總線(xiàn)協(xié)議作了一個(gè)系統(tǒng)的介紹,然后分析了PCI總線(xiàn)從模塊接口電路的結(jié)構(gòu),提出了子電路模塊的具體實(shí)現(xiàn)方案,最后在Xilinx ISE開(kāi)發(fā)環(huán)境下采用Xilinx公司生產(chǎn)Spartan2E系列的器件XC2S300E來(lái)設(shè)計(jì)接口電路.并設(shè)計(jì)了驗(yàn)證電路板,在PC機(jī)主板上對(duì)設(shè)計(jì)進(jìn)行功能驗(yàn)證,驗(yàn)證結(jié)果表明設(shè)計(jì)正確,達(dá)到了設(shè)計(jì)要求.為今后對(duì)PCI總線(xiàn)接口進(jìn)一步的研究奠定了基礎(chǔ).
標(biāo)簽： FPGA PCI 總線(xiàn) 接口設(shè)計(jì)
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：gxohao
I2C(Inter Integrated Circuits)是Philips公司開(kāi)發(fā)的用于芯片之間連接的串行總線(xiàn)，以其嚴(yán)格的規(guī)范、卓越的性能、簡(jiǎn)便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場(chǎng)可編程門(mén)陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專(zhuān)用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來(lái)實(shí)現(xiàn)一個(gè)隨機(jī)讀/寫(xiě)的I2C接口電路，實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信，實(shí)現(xiàn)讀、寫(xiě)等功能，傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真，在Xilinx公司的ISE9.li開(kāi)發(fā)平臺(tái)上進(jìn)行了下載，搭建外圍電路，用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集，分析測(cè)試結(jié)果。 首先，介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程，重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次，對(duì)I2C串行總線(xiàn)進(jìn)行了介紹，重點(diǎn)說(shuō)明了總線(xiàn)上的數(shù)據(jù)傳輸格式并對(duì)所使用的AT24C02 E2PROM存儲(chǔ)器的讀／寫(xiě)時(shí)序作了介紹。第三，基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫(xiě)的I2C接口電路、測(cè)試模塊和顯示電路；接口電路由同步有限狀態(tài)機(jī)(FSM)來(lái)實(shí)現(xiàn)；測(cè)試模塊首先將數(shù)據(jù)寫(xiě)入到AT24C02的指定地址，接著將寫(xiě)入的數(shù)據(jù)讀出，并將兩個(gè)數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀(guān)地比較寫(xiě)入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r(shí)序，從而驗(yàn)證電路設(shè)計(jì)的正確性。最后，論文對(duì)所取得的研究成果進(jìn)行了總結(jié)，并展望了下一步的工作。
標(biāo)簽： I2C 隨機(jī) 讀寫(xiě) 串行總線(xiàn)接口
上傳時(shí)間： 2013-06-08
上傳用戶(hù)：再見(jiàn)大盤(pán)雞
本文在深入研究MIL-STD-1553B總線(xiàn)傳輸協(xié)議以及國(guó)外協(xié)議芯片設(shè)計(jì)方法的基礎(chǔ)上，結(jié)合目前較流行的EDA技術(shù)，基于Xilinx公司Virtex-II系列FPGA完成了1553B總線(xiàn)接口協(xié)議設(shè)計(jì)實(shí)現(xiàn)，并自行設(shè)計(jì)實(shí)驗(yàn)板將所做的設(shè)計(jì)進(jìn)行了驗(yàn)證。論文從專(zhuān)用芯片實(shí)現(xiàn)的具體功能出發(fā)，結(jié)合自頂向下的設(shè)計(jì)思想，給出基于FPGA的總線(xiàn)接口協(xié)議設(shè)計(jì)的總體方案，并根據(jù)功能的需求完成了模塊化設(shè)計(jì)。文章重點(diǎn)介紹基于FPGA的總線(xiàn)控制器(BC)、遠(yuǎn)程終端(RT)、總線(xiàn)監(jiān)視器(MT)三種類(lèi)型終端設(shè)計(jì)，詳細(xì)給出其設(shè)計(jì)邏輯框圖、引腳說(shuō)明及關(guān)鍵模塊的仿真結(jié)果，最終通過(guò)工作方式選擇信號(hào)以及其它控制信號(hào)將三種終端結(jié)合起來(lái)以達(dá)到通用接口的功能。本設(shè)計(jì)使用硬件描述語(yǔ)言(VHDL)進(jìn)行描述，在此基礎(chǔ)上使用Xilinx專(zhuān)用開(kāi)發(fā)工具對(duì)設(shè)計(jì)進(jìn)行綜合、布局布線(xiàn)等，最終下載到FPGA芯片XC2V2000中進(jìn)行實(shí)現(xiàn)。 文章最后通過(guò)自行搭建的硬件平臺(tái)對(duì)所做的設(shè)計(jì)進(jìn)行詳細(xì)的測(cè)試驗(yàn)證，選擇ADSP21161作為主處理器，對(duì)。FPGA芯片進(jìn)行初始化配置以及數(shù)據(jù)的輸入輸出控制，同時(shí)利用示波器觀(guān)測(cè)FPGA的輸出，完成系統(tǒng)的硬件測(cè)試。測(cè)試結(jié)果表明本文的設(shè)計(jì)方案是合理、可行的。
標(biāo)簽： 1553B 總線(xiàn)接口 技術(shù)研究
上傳時(shí)間： 2013-08-03
上傳用戶(hù)：kennyplds
為了滿(mǎn)足外圍設(shè)備之間、外圍設(shè)備與主機(jī)之間高速數(shù)據(jù)傳輸，Intel公司于1991年提出PCI(Peripheral Component Interconnect)總線(xiàn)的概念，即周邊器件互連。因?yàn)镻CI總線(xiàn)具有極高的數(shù)據(jù)傳輸率，所以在數(shù)字圖形、圖像和語(yǔ)音處理以及高速數(shù)據(jù)采集和處理等方面得到了廣泛的應(yīng)用。 本論文首先對(duì)PCI總線(xiàn)協(xié)議做了比較深刻的分析，從設(shè)計(jì)要求和PCI總線(xiàn)規(guī)范入手，采用TOP-DOWN設(shè)計(jì)方法完成了PCI總線(xiàn)接口從設(shè)備控制器FPGA設(shè)計(jì)的功能定義：包括功能規(guī)范、性能要求、系統(tǒng)環(huán)境、接口定義和功能描述。其次從簡(jiǎn)化設(shè)計(jì)、方便布局的角度考慮，完成了系統(tǒng)的模塊劃分。并結(jié)合設(shè)計(jì)利用SDRAM控制器來(lái)驗(yàn)證PCI接口電路的性能。 然后通過(guò)PCI總線(xiàn)接口控制器的仿真、綜合及硬件驗(yàn)證的描述介紹了用于FPGA功能驗(yàn)證的硬件電路系統(tǒng)的設(shè)計(jì)，驗(yàn)證系統(tǒng)方案的選擇，并描述了PCI總線(xiàn)接口控制器的布局布線(xiàn)結(jié)果以及硬件驗(yàn)證的電路設(shè)計(jì)和調(diào)試方法。通過(guò)編寫(xiě)測(cè)試激勵(lì)程序完成了功能仿真，以及布局布線(xiàn)后的時(shí)序仿真，并設(shè)計(jì)了PCB實(shí)驗(yàn)板進(jìn)行測(cè)試，證明所實(shí)現(xiàn)的PCI接口控制器完成了要求的功能。 最后，介紹了利用驅(qū)動(dòng)程序開(kāi)發(fā)工具DDK軟件進(jìn)行軟件設(shè)計(jì)與開(kāi)發(fā)的過(guò)程。完成系統(tǒng)設(shè)計(jì)及模塊劃分后，使用硬件描述語(yǔ)言(VHDL)描述系統(tǒng)，并驗(yàn)證設(shè)計(jì)的正確性。
標(biāo)簽： FPGA PCI 總線(xiàn)接口 控制器
上傳時(shí)間： 2013-07-15
上傳用戶(hù)：1134473521
串行數(shù)字接口SDI是目前使用最廣泛的數(shù)字視頻接口。它是遵循SMPTE-259M和EBtJ-Tech-3267標(biāo)準(zhǔn)制定的，己經(jīng)被世界上眾多數(shù)字視頻設(shè)備生產(chǎn)廠(chǎng)家普遍采納并作為標(biāo)準(zhǔn)視頻接口，主要用在非線(xiàn)性編輯系統(tǒng)、視頻服務(wù)器、虛擬演播室以及數(shù)字切換矩陣和數(shù)字光端機(jī)等場(chǎng)合。 以往的SDI接口在實(shí)現(xiàn)方法上有成本高、靈活性低等缺點(diǎn)，針對(duì)這些不足，本文在研究串行數(shù)字接口工作原理的基礎(chǔ)上，提出了一種基于FPGA的標(biāo)清串行數(shù)字接口(SD-SDI)的設(shè)計(jì)方案，并使用SOPC Builder構(gòu)成一個(gè)Nios II處理器系統(tǒng)，將SDI接口以IP核形式嵌入到FPGA內(nèi)部，從而提高系統(tǒng)的集成度，使之具有視頻數(shù)據(jù)處理速度快、實(shí)時(shí)性強(qiáng)、性?xún)r(jià)比高的特點(diǎn)。具體研究?jī)?nèi)容包括： 1.在分析SDI接口的硬件結(jié)構(gòu)和工作原理的基礎(chǔ)上，提出了串行數(shù)字接口的嵌入式系統(tǒng)設(shè)計(jì)方法，完成了SDI接口卡的FPGA芯片內(nèi)部配置以及驅(qū)動(dòng)電路、均衡電路、電源電路等硬件電路設(shè)計(jì)。 2.采用軟邏輯方法實(shí)現(xiàn)SDI接口的傳輸功能，進(jìn)行了具體的模塊化設(shè)計(jì)與仿真。 3.引入Nios II嵌入式軟核處理器對(duì)數(shù)據(jù)進(jìn)行處理，設(shè)計(jì)了視頻圖像數(shù)據(jù)的采集程序。 該傳輸系統(tǒng)以Altera公司的Cyclone II EP2C35F672C8為核心芯片，通過(guò)發(fā)送和接收電路的共同作用，能夠完成標(biāo)清數(shù)字視頻信號(hào)的傳輸，初步確立了以SDI接口為數(shù)據(jù)源的視頻信號(hào)傳輸系統(tǒng)的整體模式和框架。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：標(biāo)點(diǎn)符號(hào)
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
