這是一個FPGA的實驗源碼，可以實現(xiàn)對一段音樂的播放。用Verilog語言編寫的，對初學(xué)者會有一定的幫助。
標(biāo)簽： Verilog FPGA 音樂播放 實驗
上傳時間： 2013-09-01
上傳用戶：13215175592
文件中包含有用fpga實現(xiàn)isp接口的源碼，以及和處理器接口，測試時處理器是ARM7。
標(biāo)簽： fpga isp 接口 源碼
上傳用戶：Aeray
CPLD源碼 達芬奇開發(fā)套件 很好 \r\n查詢更多詞典\r\n搜索因特網(wǎng)
標(biāo)簽： CPLD 源碼 開發(fā)套件 達芬奇
上傳用戶：pei5
CPLD與8051的總線接口的VHDL設(shè)計源碼,包括原理圖,VHDL語言的源程序,仿真波形,設(shè)計的詳細說明
標(biāo)簽： CPLD 8051 VHDL 總線接口
上傳用戶：bpgfl
用cpld開發(fā)的激光控制器的源碼，已經(jīng)是成型產(chǎn)品，希望對大家有用
標(biāo)簽： cpld 激光控制器 源碼
上傳時間： 2013-09-02
上傳用戶：dxxx
VHDL語言編寫的FIR濾波器源碼\r\n對于嵌入式設(shè)計者有很好的指導(dǎo)作用\r\n
標(biāo)簽： VHDL FIR 語言 編寫
上傳時間： 2013-09-03
上傳用戶：kaje
cpld,非常好用的源碼.可以為你帶來方便.
標(biāo)簽： cpld 源碼
上傳用戶：墻角有棵樹
實現(xiàn)基于CPLD的CCD采集系統(tǒng)設(shè)計源碼
標(biāo)簽： CPLD CCD 采集 系統(tǒng)設(shè)計
上傳時間： 2013-09-04
上傳用戶：zhuyibin
51單片機系統(tǒng)擴展超大容量存儲器接口設(shè)計的cpld源碼。
標(biāo)簽： cpld 51單片機 系統(tǒng)擴展 大容量存儲器
上傳用戶：neu_liyan
VERILOG HDL 實際工控項目源碼\r\n開發(fā)工具 altera quartus2
標(biāo)簽： VERILOG HDL 工控 項目
上傳時間： 2013-09-05
上傳用戶：youmo81
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
