亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

線(xiàn)性卷積

  • DVB信道編解碼算法研究與FPGA實現

    隨著人們對于數字視頻和數字圖像的需求越來越大,數字電視廣播和手機電視迅速發展起來,但是人們對于數字圖像質量的要求也越來越高。對于觀眾來講,畫面的質量幾乎是最為重要的,然而由于信道傳輸特性不理想和加性噪聲的影響,不可避免地會產生誤碼,導致圖像質量的下降,甚至無法正常收看。因此,為了保障圖像質量就需要采用糾錯編碼(又稱信道編碼)的方式來實現通信。在數字視頻廣播系統(DVB)中,無論是衛星傳輸,電纜傳輸還是地面傳輸都采用了信道編碼。 本文首先深入研究DVB標準中的信道編碼部分的關鍵技術;然后依照DVB-T標準技術要求,設計并硬件實現了數字視頻傳輸的信道編解碼系統。在該系統中,編解碼器與信源端的接口利用了MPEG-2的視頻傳輸接口同步并行接口(SPI),這種接口的應用讓系統具有很強的通用性;與信道端接口采用了G.703接口,具有G.703接口功能和特性的數據通信設備可以直接與數字通信設備連接,這使得應用時對于信道的選擇具有較大的靈活性。 在深入理解RS編解碼算法,卷積交織/解交織原理,卷積編碼/VITERBI譯碼算法原理的基礎上,本文給出了解碼部分的設計方案,并利用Xilinx公司的SpartanⅢ系列XC3S2000芯片完成方案的硬件實現。在RS解碼過程中引入了流水線機制,從而很大程度上提高了解碼效率。解交織器部分采用了RAM分區循環法,利用對RAM讀寫地址的控制實現解卷積交織,這種方法控制電路簡單,實現速度比較快,代價小。VITERBI譯碼器采用截尾譯碼,在幾乎不影響譯碼準確度的基礎上大大提高了解碼效率。

    標簽: FPGA DVB 信道 編解碼

    上傳時間: 2013-07-16

    上傳用戶:372825274

  • IEEE80211a物理層關鍵技術研究——FIR濾波器與Viterbi譯碼器的FPGA實現

    無線局域網(WLAN,Wireless Local Area Network)是未來移動通信系統的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯網的需求,WLAN的研究和建設正在世界范圍內如火如荼的展開.由于擺脫了有線連接的束縛,無線局域網具有移動性好、成本低和不會出現線纜故障等特點.該文對無線局域網的主流協議IEEE 802.11a的物理層實現技術進行了系統的研究和分析,并采用可編程ASIC器件FPGA,設計實現了物理層基帶處理的關鍵模塊,為今后形成具有自主知識產權的IP核奠定了基礎.該文研究內容得到了天津市信息化辦公室"寬帶無線局域網關鍵技術研究"項目經費的支持.該文在對IEEE 802.11a協議深入研究的基礎上,提出了物理層的實現方案和功能模塊劃分.重點研究了實現基帶處理的關鍵模塊:FIR濾波器、卷積碼編碼器以及(2,1,7)Viterbi譯碼器的實現算法和硬件結構.在Viterbi譯碼器的設計中,

    標簽: Viterbi 80211a 80211 IEEE

    上傳時間: 2013-06-19

    上傳用戶:xinzhch

  • 采用FPGA實現信號處理算法的研究及實驗平臺的建立

    該文針對復雜信號實時處理的困難,提出了采用FPGA來實現信號處理的方法,并根據系統需要設計了一個嵌入式實驗平臺.根據FPGA實現信號處理的關鍵點:設計合理的FPGA結構,體現算法的并行性和流水性,論文著重分析了用FPGA實現陣列結構處理的具體方法和實現過程.論文從分析算法的并行度入手,提出用相關圖方法直觀反映算法的相關性,在此基礎上設計了算法的信號流圖結構和脈動陣列結構.并針對典型信號處理算法(矩陣運算、卷積運算)進行了并行度分析,相關圖設計和從相關圖導出脈動陣列結構的研究.同時針對FPGA特點,提出了采用CORDIC結構來設計通用運算單元,給出其流水實現的結構,結合脈動陣列結構提高了矩陣運算性能.最后設計一個以32位CPU為核心的實驗平臺,編寫了啟動程序和診斷程序.

    標簽: FPGA 信號處理 法的研究 實驗

    上傳時間: 2013-04-24

    上傳用戶:1427796291

  • 基于FPGA的CDMA基站基帶系統

    移動通信是目前通信技術中發展最快的領域之一,CDMA技術憑借其良好的抗噪性、保密性和低功率等優勢成為第三代移動通信的關鍵技術。目前大規模可編程邏輯器件FPGA為CDMA移動通信系統的設計提供了新的技術手段。 本文在深入分析CDMA通信系統的原理和特點的基礎上,提出了CDMA基站基帶系統的總體設計方案,論述了CDMA基站基帶系統前向鏈路和反向鏈路中各個信號處理模塊的工作原理,對CRC編碼模塊、卷積編碼模塊、塊交織器、PN碼生成器、Walsh碼發生器、基帶成形濾波器、QPSK調制器、PN碼捕獲與跟蹤模塊、Viterbi譯碼器等CDMA基站基帶系統的各個模塊進行了基于FPGA的建模和設計,取得了一些有價值的階段性成果。這些對CDMA移動通信系統進行深入探索、研究和設計,具有一定的學術意義和應用價值。

    標簽: FPGA CDMA 基站 基帶系統

    上傳時間: 2013-04-24

    上傳用戶:daguda

  • 基于FPGA的紅外圖像非均勻性校正方法

    隨著紅外焦平面陣列的不斷發展,紅外技術的應用范圍將越來越廣泛。焦平面面陣探測器的一個最大的缺點是固有的非均勻性。本文首先介紹了紅外熱成像技術的發展,討論了紅外焦平面陣列的基本原理和工作方式,分析了紅外非均勻性產生的原因。其次研究了幾種主要的非均勻校正方法以及焦平面陣列元的盲元檢測和補償的方法,對紅外圖像處理技術做了研究。 本文研究的探測器是法國ULIS公司的320×240非制冷微測輻射熱計焦平面陣列探測器。主要研究對其輸出信號進行非均勻性校正和圖像增強。最后針對這一課題編寫了基于FPGA的兩點校正、兩點加一點校正、全局非均勻校正算法和紅外圖像直方圖均衡化增強程序,并對三種校正方法做了比較。

    標簽: FPGA 紅外圖像 非均勻性校正

    上傳時間: 2013-08-03

    上傳用戶:qq442012091

  • 基于FPGA的可測性設計方法研究

    現場可編程門陣列(FPGA)是一種現場可編程專用集成電路,它將門陣列的通用結構與現場可編程的特性結合于一體,如今,FPGA系列器件已成為最受歡迎的器件之一。隨著FPGA器件的廣泛應用,它在數字系統中的作用日益變得重要,它所要求的準確性也變得更高。因此,對FPGA器件的故障測試和故障診斷方法進行更全面的研究具有重要意義。隨著FPGA器件的迅速發展,FPGA的密度和復雜程度也越來越高,使大量的故障難以使用傳統方法進行測試,所以人們把視線轉向了可測性設計(DFT)問題。可測性設計的提出為解決測試問題開辟了新的有效途徑,而邊界掃描測試方法是其中一個重要的技術。 本文對FPGA的故障模型及其測試技術和邊界掃描測試的相關理論與方法進行了詳細的探討,給出了利用布爾矩陣理論建立的邊界掃描測試過程的數學描述和數學模型。論文中首先討論邊界掃描測試中的測試優化問題,總結解決兩類優化問題的現有算法,分別對它們的優缺點進行了對比,進而提出對兩種現有算法的改進思想,并且比較了改進前后優化算法的性能。另外,本文還對FPGA連線資源中基于邊界掃描測試技術的自適應完備診斷算法進行了深入研究。在研究過程中,本文基于自適應完備診斷的思想對原有自適應診斷算法的性能進行了分析,并將獨立測試集和測試矩陣的概念引入原有自適應診斷算法中,使改進后的優化算法能夠簡化原算法的實現過程,并實現完備診斷的目標。最后利用測試仿真模型證明了優化算法能夠更有效地實現完備診斷的目標,在緊湊性指標與測試復雜性方面比現在算法均有所改進,實現了算法的優化。

    標簽: FPGA 可測性設計 方法研究

    上傳時間: 2013-06-30

    上傳用戶:不挑食的老鼠

  • 紅外焦平面陣列非均勻性校正

    文中簡單闡述了紅外輻射機理,論述了紅外焦平面陣列技術的發展狀況。紅外成像系統,尤其是紅外焦平面陣列,由于探測器材料和制造工藝的原因,各像素點之間的靈敏度存在差別,甚至存在一些缺陷點,各個探測單元特征參數不完全一致,因而存在著較大的非均勻性,降低了圖像的分辨率,影響了紅外成像系統的有效作用距離。實時非均勻性校正是提高和改善紅外圖像質量的一項重要技術。 論文建立了描述其非均勻性的數學模型,分析了紅外焦平面陣列非均勻性產生的原因及特點,討論了幾種常用的非均勻性校正的方法,指出了其各自的優缺點和適應場合。 根據紅外探測器光譜響應的特點和基于參考源的兩點溫度非均勻性校正理論,采用FPGA+DSP實現紅外成像系統實時非均勻性兩點校正,設計完成了相應的紅外焦平面陣列非均勻性校正硬件電路。對該系統中各個模塊的功能及電路實現進行了詳細的描述,并給出了相應的結構框圖。同時給出了該圖像處理器的部分軟件流程圖。該方法動態范圍大而且處理速度快,適用于紅外成像系統實時的圖像處理場合。實踐表明,該方案取得了較為滿意的結果。

    標簽: 紅外焦平面 陣列 非均勻性校正

    上傳時間: 2013-04-24

    上傳用戶:shinnsiaolin

  • 基于FPGA的卷積編碼和維特比譯碼

    在數字通信中,采用差錯控制技術(糾錯碼)是提高信號傳輸可靠性的有效手段,并發揮著越來越重要的作用。糾錯碼主要有分組碼和卷積碼兩種。在碼率和編碼器復雜程度相同的情況下,卷積碼的性能優于分組碼。 卷積碼的譯碼方法主要有代數譯碼和概率譯碼。代數譯碼是基于碼的代數結構;而概率譯碼不僅基于碼的代數結構,還利用了信道的統計特性,能充分發揮卷積碼的特點,使譯碼錯誤概率達到很小。 卷積碼譯碼器的設計是由高性能的復雜譯碼器開始的,對于概率譯碼最初的序列譯碼,隨著譯碼約束長度的增加,其譯碼錯誤概率可達到非常小。后來慢慢地向低性能的簡單譯碼器演化,對不太長的約束長度,維特比(Viterbi)算法是非常實用的。維特比算法是一種最大似然的譯碼方法。當編碼約束度不太大(小于等于10)或者誤碼率要求不太高(約10-5)時,Viterbi譯碼算法效率很高,速度很快,譯碼器也較簡單。 目前,卷積碼在數傳系統,尤其是在衛星通信、移動通信等領域已被廣泛應用。 本論文對卷積碼編碼和Viterbi譯碼的設計原理及其FPGA實現方案進行了研究。同時,將交織和解交織技術應用于編碼和解碼的過程中。 首先,簡要介紹了卷積碼的基礎知識和維特比譯碼算法的基本原理,并對硬判決譯碼和軟判決譯碼方法進行了比較。其次,討論了交織和解交織技術及其在糾錯碼中的應用。然后,介紹了FPGA硬件資源和軟件開發環境Quartus Ⅱ,包括數字系統的設計方法和設計規則。再有,對基于FPGA的維特比譯碼器各個模塊和相應算法實現、優化進行了研究。最后,在Quartus Ⅱ平臺上對硬判決譯碼和軟判決譯碼以及有無交織等不同情況進行了仿真,并根據仿真結果分析了維特比譯碼器的性能。 分析結果表明,系統的誤碼率達到了設計要求,從而驗證了譯碼器設計的可靠性,所設計基于FPGA的并行Viterbi譯碼器適用于高速數據傳輸的場合。

    標簽: FPGA 卷積 編碼 譯碼

    上傳時間: 2013-04-24

    上傳用戶:zhenyushaw

  • 圖像處理算法研究及硬件設計

    隨著圖像分辨率的越來越高,軟件實現的圖像處理無法滿足實時性的需求;同時FPGA等可編程器件的快速發展使得硬件實現圖像處理變得可行。如今基于FPGA的圖像處理研究成為了國內外的一個熱門領域。 本文在FPGA平臺上,用Verilog HDL實現了一個研究圖像處理算法的可重復配置的硬件模塊架構,架構包括PC機預處理和通信軟件,控制模塊,計算單元,存儲器模塊和通信適配模塊五個部分。其中的計算模塊負責具體算法的實現,根據不同的圖像處理算法可以獨立實現。架構為計算模塊實現了一個可添加、移出接口,不同的算法設計只要符合該接口就可以方便的加入到模塊架構中來進行調試和運行。 在硬件架構的基礎上本文實現了排序濾波,中值濾波,卷積運算及高斯濾波,形態學算子運算等經典的圖像處理算法。討論了FPGA的圖像處理算法的設計方法及優化策略,通過性能分析,FPGA實現圖像處理在時間上比軟件處理有了很大的提高;通過結果的比較,發現FPGA的處理結果達到了軟件處理幾乎同等的效果水平。最后本文在實現較大圖片處理和圖像處理窗口的大小可配置性方面做了一定程度的討論和改進,提高了算法的可用性,同時為進一步的研究提供了更加便利的平臺。 整個設計都是在ISE8.2和ModelSim第三方仿真軟件環境下開發的,在xilinx的Spartan-3E XC3S500E硬件平臺上實現。在軟件仿真過程中利用了ISE8.2自帶仿真工具和ModelSim結合使用。 本課題為制造FPGA的專用圖像處理芯片做了有益的探索性研究,為實現FPGA為核心處理芯片的實時圖像處理系統有著積極的作用。

    標簽: 圖像處理 算法研究 硬件設計

    上傳時間: 2013-05-30

    上傳用戶:水瓶kmoon5

  • 卷積編碼和維特比譯碼的FPGA實現

    由于其很強的糾錯性能和適合硬件實現的編譯碼算法,卷積編碼和軟判決維特比譯碼目前已經廣泛應用于衛星通信系統。然而隨著航天事業的發展,衛星有效載荷種類的增多和分辨率的不斷提高,信息量越來越大。如何在低信噪比的功率受限信道條件下提高傳輸速率成為目前亟待解決的問題。本論文結合在研項目,在編譯碼算法、編譯碼器的設計與實現、編譯碼器性能提高三個方面對卷積編碼和維特比譯碼進行了深入研究,并進一步介紹了使用VHDL語言和原理圖混合輸入的方式,實現一種(7,3/4)增信刪余方式的高速卷積編碼器和維特比譯碼器的詳細過程;然后將設計下載到XILINX的Virtex2 FPGA內部進行功能和時序確認,最終在整個數據傳輸系統中測試其性能。本文所實現的維特比譯碼器速率達160Mbps,遠遠高于目前國內此領域內的相關產品速率。 首先,論文具體介紹了卷積編碼和維特比譯碼的算法,研究卷積碼的各種參數(約束長度、生成多項式、碼率以及增信刪余等)對其譯碼性能的影響;針對項目需求,確定卷積編碼器的約束長度、生成多項式格式、碼率和相應的維特比譯碼器的回歸長度。 其次,論文介紹了編解碼器的軟、硬件設計和調試一根據已知條件,使用VHDL語言和原理圖混合輸入的方式設計卷積編碼和維特比譯碼的源代碼和原理圖,分別采用功能和電路級仿真,確定卷積編碼和維特比譯碼分別需要占用的資源,考慮卷積編碼器和維特比譯碼器的具體設計問題,包括編譯碼的基本結構,各個模塊的功能及實現策略,編譯碼器的時序、邏輯綜合等;根據軟件仿真結果,分別確定卷積編碼器和維特比譯碼器的接口、所需的FPGA器件選型和進行各自的印制板設計。利用卷積碼本身的特點,結合FPGA內部結構,采用并行卷積編碼和譯碼運算,設計出高速編譯碼器;對軟、硬件分別進行驗證和調試,并將驗證后的軟件下載到FPGA進行電路級調試。 最后,論文討論了卷積編碼和維特比譯碼的性能:利用已有的測試設備在整個數據傳輸系統中測試其性能(與沒有采用糾錯編碼的數傳系統進行比對);在信道中加入高斯白噪聲,模擬高斯信道,進行誤碼率和信噪比測試。

    標簽: FPGA 卷積 編碼 譯碼

    上傳時間: 2013-04-24

    上傳用戶:mingaili888

主站蜘蛛池模板: 安康市| 合肥市| 梧州市| 呈贡县| 铁岭县| 连城县| 横峰县| 灵山县| 贵南县| 姚安县| 新兴县| 合作市| 曲靖市| 大理市| 邵东县| 乌拉特前旗| 孟州市| 准格尔旗| 堆龙德庆县| 新泰市| 鹤庆县| 繁峙县| 扶绥县| 沧源| 宁陵县| 平顺县| 临高县| 鹤岗市| 常熟市| 同德县| 鹤峰县| 盐池县| 大英县| 青川县| 宁明县| 双鸭山市| 黑河市| 乐业县| 秀山| 理塘县| 得荣县|