偽隨機序列產生器－線性反饋移位寄存器，Verilog HDL 原代碼。
標簽： 偽隨機序列 產生器 線性反饋移位寄存器
上傳時間： 2016-12-04
上傳用戶：zl5712176
偽隨機序列產生器－代進位反饋移位寄存器，verilog hdl 原代碼。
標簽： 偽隨機序列 產生器 進位 反饋移位寄存器
上傳時間： 2014-09-05
上傳用戶：xymbian
偽隨機序列產生器－filtered 代進位反饋移位寄存器，verilog hdl 原代碼。
標簽： filtered 偽隨機序列 產生器 進位
上傳用戶：愛死愛死
偽隨機序列產生器－代進位反饋移位寄存器，matlab 原代碼。
上傳用戶：520
偽隨機序列產生器－filtered 代進位反饋移位寄存器，matlab 原代碼。
上傳用戶：iswlkje
8位雙向移位寄存器: 實現串行數據與并行數據的轉換,移位寄存數據功能的
標簽： 8位 移位寄存器 串行數據 并行數據
上傳時間： 2016-12-23
上傳用戶：fxf126@126.com
雙向移位寄存器的原理設計程序，對于初學者將會有很大幫助，尤其在設計功能比較復雜的FPGA時，有些問題其實用這個就很簡單
標簽： 移位寄存器 設計程序
上傳時間： 2014-12-07
上傳用戶：zhenyushaw
移位寄存器和9人表決器電路的VHDL設計方案
標簽： VHDL 移位寄存器 電路 表決器
上傳時間： 2014-01-10
上傳用戶：wangzhen1990
5位的操作數X和Y輸入后暫存在寄存器A和B中，兩位的操作控制碼control暫存在寄存器C中，按照control碼的不同，分布實現下列操作： 00控制X+Y 01控制X-Y 10控制X and Y 11控制 X xor Y 運算結果暫存在寄存器D中，然后輸出。
標簽： 操作 寄存器 輸入 暫存
上傳時間： 2014-01-18
上傳用戶：yyyyyyyyyy
上傳時間： 2014-01-09
上傳用戶：凌云御清風
蟲蟲下載站版權所有 京ICP備2021023401號-1
