MCS-51系列單片機芯片結構:2.1 MCS—51系列單片機的結構原理2.1.1 MCS-51單片機邏輯結構 MCS-51單片機的系統結構框圖如圖2.1所示。 圖2.1 MCS-51單片機的系統結構框圖由圖2.1可以看出，單片機內部主要包含下列幾個部件：u 一個8位CPU；u 一個時鐘電路；u 4Kbyte程序存儲器；u 128byte數據存儲器；u 兩個16位定時/計數器；u 64Kbyte擴展總線控制電路；u 四個8-bit并行I/O端口；u 一個可編程串行接口；五個中斷源，其中包括兩個優先級嵌套中斷 1. CPU CPU即中央處理器的簡稱，是單片機的核心部件，它完成各種運算和控制操作，CPU由運算器和控制器兩部分電路組成。（1）運算器電路 運算器電路包括ALU（算術邏輯單元）、ACC（累加器）、B寄存器、狀態寄存器、暫存器1和暫存器2等部件，運算器的功能是進行算術運算和邏輯運算。 （2）控制器電路 控制器電路包括程序計數器PC、PC加1寄存器、指令寄存器、指令譯碼器、數據指針DPTR、堆棧指針SP、緩沖器以及定時與控制電路等。控制電路完成指揮控制工作，協調單片機各部分正常工作。
上傳時間： 2013-10-27
上傳用戶：tianyi223
帶您從零學單片機之中斷部分部分 課程簡介1 51單片機中斷2 中斷簡介3 中斷相關寄存器功能講解4 中斷優先級講解5 中斷應用操作流程6 中斷程序實例設計17 課后作業
上傳時間： 2013-10-10
上傳用戶：shengyj12345
AVR 單片機與GCC編程 目錄第一章 AVR 單片機開發概述1.1 一個簡簡單的例子1.2 用MAKEFILE 管理項目1.3 開發環境的配置第二章 存儲器操作2.1 AVR 單片機存儲器組織結構2.2 I/O 寄存器操作2.3 SRAM 內變量的使用2.4 在程序中訪問FLASH 程序存儲器2.5 EEPROM 數據存儲器操作2.6 avr-gcc 段結構與再定位第三章 功能模塊編程示例3.1 中斷服務程序3.2 定時器/計數器應用3.3 看門狗應用3.4 UART 應用3.5 PWM 功能編程3.6 模擬比較器3.7 A/D 轉換模塊編程第四章 使用C 語言標準I/O 流調試程序4.1 avr-libc 標準I/O 流描述4.2 利用標準I/0 流調試程序第五章 AT89S52 下載編程器的制作5.1 LuckyProg S52 概述5.2 AT89S52 ISP 功能簡介5.3 程序設計第六章 硬件TWI 端口編程6.1 TWI 模塊概述6.2 主控模式操作實時時鐘DS13076.3 兩個Mega8 間的TWI 通信第七章 BootLoader 功能應用7.1 BootLoader 功能介紹7.2 avr-libc 對BootLoader 的支持7.3 BootLoader 應用實例 第八章 匯編語言支持8.1 C 代碼中內聯匯編程序8.2 獨立的匯編語言支持8.3 C 與匯編混合編程第九章 C++語言支持結束語附錄 1 avr-gcc 選項附錄 2 ihex 格式描述
上傳時間： 2013-10-26
上傳用戶：wangyi39
系統控制協處理器是MIPS體系結構CPU中必需的一個單元模塊。它最主要的功能就是利用一系列特權寄存器記錄當前CPU所處的狀態，負責異常/中斷處理，提供指令正常執行所需的環境。本文論述了一個實現MIPS 4Kc指令集CPU中系統控制協處理器的設計，包括對特權寄存器寫操作的實現，精確異常處理機制和全定制后端物理設計。關鍵詞：32位嵌入式CPU，系統控制協處理器，精確異常處理，流水線，全定制MIPS體系結構中的系統控制協處理器簡稱CP0，它提供指令正常執行所需的環境，進行異常/中斷處理、高速緩存填充、虛實地址轉換、操作模式轉換等操作。單從硬件的角度而言，系統控制協處理器對指令集的作用就相當于操作系統對應用程序的作用一樣。
上傳時間： 2014-11-22
上傳用戶：daijun20803
默認狀態： –在進入中斷服務程序時，I位自動置1，禁止其他可屏蔽中斷 –即使有優先級更高的中斷請求，也必須等當前中斷服務程序執行完以后才能響應 –優先級的作用只有在多個中斷源同時請求中斷時在能體現 –無法實現中斷嵌套 如果在進入中斷服務程序時，手動對I位清零： –任何其他可屏蔽中斷都可以被響應，無論其優先級有多高 –中斷響應由時間控制，可以實現中斷嵌套 –對中斷執行無法預測 HPRIO寄存器 –寫入HPRIO中的中斷向量的后八位，可以改變該中斷的優先級 –同樣，優先級的作用只有在多個中斷源同時請求中斷時在能體現
上傳時間： 2014-12-28
上傳用戶：xauthu
以典型的9S08 系列為例，當你選擇了一個MCU 型號后，在圖1-4 右側會顯示出所有針對該型號芯片可用的項目調試場景。其中：Full Chip Simulator”是芯片全功能模擬仿真，即無需任何目標系統的硬件資源，直接在你的PC 機上模擬運行單片機的程序，在模擬運行過程中可以觀察調試程序的各項控制和運行流程，分析代碼運行的時間，觀察各種變量，等等。CW 提供了功能強大的模擬激勵功能，可以在模擬運行時模擬一些外部事件的輸入，配合程序調試；P&E Multilink/Cyclone Pro”是基于P&E 公司的硬件調試工具實現實時在線硬件調試。實際就是我們經常說的BDM 調試。BDM 調試是基于芯片本身內含的在線調試功能，可實現程序下載，單步／全速運行，可以設若干個斷點，可以觀察和修改任意寄存器或RAM 內存空間。BDM 幾乎是開發飛思卡爾8 位（9S08 和RS08 系列）、16 位（9S12 系列）和32 位（Coldfire V1 系列）單片機的標準調試模式，運用最為廣泛；SofTec HCS08”是另外一家SofTec 公司提供的硬件調試工具，國內使用較少；HCS08 Serial Monitor”是基于芯片串口的監控調試開發模式。由于開發效率較低，現在幾乎無人使用。
上傳時間： 2013-10-10
上傳用戶：alex wang
當今集成電路設計已經進入 SOC 時代，于是各公司針對自己的設計需求挑選一款性價比較高的處理器作為內核是一件非常重要的事情。下面將介紹一款集成了DSP 和MCU 功能的處理器ZSP neo 。ZSP neo 是一類新型的處理器，它在一個的內核中集成了DSP 和MCU 的功能。對于那些需要比現有8 位微控制器更高的控制處理性能，而又無需32 位微控制器的對成本敏感的應用來說，ZSP neo 是一個理想的選擇。ZSP neo 針對其性能要求采用了相應的架構：·采用基于 RISC 的架構：處理器具有靜態分支預測功能；所以程序員設計程序時無需考慮跳轉延時。·采用了 Load-Store 架構：處理器對存儲器的操作使用 load 和store 指令；操作不直接發生在存儲器中。所有其他指令均為寄存器-寄存器操作；使用寄存器節省了存儲器帶寬。采用多種load/store 指令，這樣優化了存儲器操作；同時支持32 位和16 位的數據操作。處理器允許前推的靈活架構；功能單元的結果能夠在下個周期無條件地被其他功能單元使用。
上傳時間： 2013-10-19
上傳用戶：奔跑的雪糕
單片機I/O口的使用:對單片機的控制，其實就是對I/O口的控制，無論單片機對外界進行何種控制，亦或接受外部的控制，都是通過I/O口進行的。單片機總共有P0、P1、P2、P3四個8位雙向輸入輸出端口，每個端口都有鎖存器、輸出驅動器和輸入緩沖器。4個I/O端口都能作輸入輸出口用，其中P0和P2通常用于對外部存儲器的訪問。§4.1 MCS-51單片機的并行端口結構與操作 51系列單片機有4個I/O端口，每個端口都是8位準雙向口，共占32根引腳。每個端口都包括一個鎖存器(即專用寄存器P0～P3)、一個輸出驅動器和輸入緩沖器。通常把4個端口籠統地表示為P0～P3。
標簽： 單片機
上傳時間： 2013-11-06
上傳用戶：zhouxuepeng1
本文主要描述 PCF8563 的中斷輸出功能，并給出相應的范例。范例實現每1s 從/ INT腳產生一次中斷輸出的功能。用戶可以修改范例中定時器時鐘源和倒計數數值寄存器的值，以得到滿足自己需要的中斷輸出周期，輕松實現PCF8563 中斷輸出功能。
上傳時間： 2013-11-08
上傳用戶：阿譚電器工作室
P89V51RD2看門狗的啟動和關閉通過WDTC寄存器的SWDT位實現，該位被置位啟動看門狗，該位被清零時關閉看門狗。要使能WDT復位，用戶必須將WDTC寄存器的WDRE位置1。當看門狗使能且發生溢出時，它將會在RST腳產生一個復位脈沖執行復位。為避免看門狗溢出產生復位，用戶需要定期執行“喂狗”操作。執行“喂狗”操作時，在向WDTD寫入重裝值后，必須立即執行看門狗定時器刷新（置位WDT）才能將數據成功寫入WDTD寄存器中，否則數據不能被寫入。
上傳時間： 2013-11-16
上傳用戶：Pzj
